3D IC中全铜互连热应力分析

三维集成电路(Three-Dimensional Integrated Circuit,3D IC)技术相比于二维封装形式具有互连长度短、异构集成度高、功耗低以及封装尺寸小等特点.因为铜基体具有优异的导电性、抗电迁移性和机械性能,全铜互联结构替代了焊球作为连接结构应用于3D IC中.本文通过数值模拟研究了含有全铜互连和微流道结构的3D IC模型在循环温度载荷下的热可靠性,分析了全铜互联高度对模型内部热应力的影响.结果表明,全铜互连部分的最大热应力与铜柱所处的空间位置相关,离模型中心越远,铜柱内的变形越大.同时,最危险铜柱内部应力分布和变形情况表明,由于铜柱上下端面所受载荷性质不同,铜柱在热载荷作用下的Mises应力大致呈左右及上下对称分布.这会导致铜柱的潜在失效模式是轴向压缩和剪切共同作用下的断裂或损伤.另外,最大Mises应力随铜柱高度的增加而逐渐减小,当铜柱高度为300 gm时最大Mises应力趋于稳定,可以为全铜互连可靠性设计提供参考.

基于挠性基板的高密度IC封装技术

挠性印制电路技术迅速发展,其应用范围迅速扩大,特别是在IC封装中的应用受到人们的广泛关注。挠性印制电路在IC封装中的应用极大地推动了电子产品小型化、轻量化以及高性能化的进程。针对具体应用对象,文章分别介绍了挠性基板CSP封装、COF封装以及挠性载体叠层封装的基本工艺、关键技术、应用现状及发展趋势,充分说明了挠性印制电路和高密度布线对高密度IC封装的适用性。基于挠性基板的IC封装技术将会保持高速的发展,特别是挠性叠层型SIP封装技术具有广阔的应用前景。

冰模板制备分级孔生物炭去除废水中的六价铬

以冷冻新鲜豆腐渣中水凝结成大量微-纳米结构的冰簇或者雪晶为模板,制备了纳米片状的互连分级多孔生物炭(NHB)。通过XRD、BET、TEM、FTIR等对NHB材料进行表征分析,并依据吸附动力学模型研究了NHB材料对六价铬的去除动力学过程。结果表明:在pH=2环境当中Cr(Ⅵ)浓度为100 mg/g时,改性后的互连分级多孔生物炭对Cr(Ⅵ)的吸附效果(170.3 mg/g)是直接碳化面普通块状生物炭(TB)的7.8倍(21.6 mg/g)。该多孔生物炭材料的互连分级多孔纳米片状结构可以为废水中的六价铬重金属提供更多的活性位点以及可利用的离子迁移通道。

一种改进的IC互连线3D电容提取快速层级算法

快速层级算法(FHM)是边界元法求解3D电容积分方程的一种加速方法,该方法基于分层近似对电势系数矩阵隐式表示,使求解的时间复杂度降低到O(n).改进算法对FHM做了两点改进:(1)给出了分层近似的理论依据,这种分层依据适用于所有导体结构而无需重复试验.(2)利用层级关系,直接计算面电荷,避免了迭代过程,加速了电荷求解.一系列典型3D互连线结构的测试显示:改进后的算法不仅提高了求解精度,而且计算时间也减少到改进前的1/3.

IC封装中互连线信号完整性的研究

随着电子芯片向着高密度、高频率和小体积化方向发展,IC封装的结构尺寸及其互连线系统在信号完整性、损耗等多方面影响着整个电路系统的可靠性。因此,对IC封装及其互连线电特性的分析显得尤为重要。文章以四列直插芯片封装外壳模型为设计实例,利用Ansoft Q3D软件提取了该封装模型的寄生电阻、电容和电感(RCL),并结合Multisim软件对封装互连线上的信号完整性进行了简单的Ⅱ端口等效电路分析。从中认识到,随着频率的升高,由于寄生参数特别是寄生电感的存在,IC信号的性能会随之降低。IC封装设计者应使用协同设计的方法和理念,在有效提高封装电特性的同时降低封装成本及研发周期。

基于缺陷统计分布的IC互连线可靠性模型

讨论了电路在直流和脉冲直流工作情况下互连线的寿命 ,并重点考虑了工艺缺陷软故障的影响 ,提出了新的互连线寿命估计模型 .利用该模型可以估算出在考虑缺陷的影响时互连线的寿命变化情况 ,这对 IC电路设计有一定的指导作用 .

基于电感耦合互连的三维集成电路测试方法

电感耦合互连是一种用于三维芯片堆叠封装的无线互连技术。与硅通孔技术相比,它能以更高的灵活性和更低的成本提供芯片间的高带宽通信。然而,在基于电感耦合互连的多芯片堆叠系统中,由于没有物理连接,芯片的功能测试较为困难。为确保信号传输的正确性和稳定性,还需要对电感耦合信号的传输质量进行测试。本文提出了基于电感耦合互连的三维芯片系统测试方法,包括片内自测、芯片层级自排序、片间互测的自测试以及对电感耦合的传输功率进行自动调优。本方法提高了无线三维芯片的可测试性和可显现性,降低了三维芯片测试成本,并提高了测试效率。

基于分布式游标法的2.5DIC传输线测试

为解决现有2.5D IC传输线测试方法适用性差、面积开销大和分辨率不稳定等问题,提出基于分布式游标法的传输线测试方法.首先根据传输线的数量和分布情况择优选择普通游标和环形游标2种游标结构;然后把游标延时线的所有延时单元平均分配给每条传输线,使所有传输线共享一条游标延时线;最后将传输线延时量化为数字码输出.实验结果表明,与现有方法相比,文中方法综合考虑了测试时间和面积开销,满足了复杂集成电路设计的实际需要;使用2种游标结构的分布式测试方法面积开销分别减少了52.6%和23.7%;在相邻传输线间距离发生变化时,测试分辨率的稳定性提高了70%.

IC中多余物缺陷对信号串扰的定量研究

该文研究了铜互连线中的多余物缺陷对两根相邻的互连线间信号的串扰,提出了互连线之间的多余物缺陷和互连线之间的互容、互感模型,用于定量的计算缺陷对串扰的影响。提出了把缺陷部分单独看作一段RLC电路模型,通过提出的模型研究了不同互连线参数条件下的信号串扰,主要研究了铜互连线的远端串扰和近端串扰,论文最后提出了一些改进串扰的建议。实验结果证明该文提出的信号串扰模型可用于实际的电路设计中,能够对设计人员设计满足串扰要求的电路提供指导。

创新型超薄IC封装技术

圆片薄型化工艺技术的改进,以及对小型化、便携式产品的强烈的市场需求,共同推动了封装技术的创新。文中主要论述了与超薄型集成电路封装技术相关的薄型硅集成电路应用、超薄型圆片的制造、薄型化切割技术、同平面互连技术、倒装片装配及其可靠性问题。

基于车牌识别技术的IC卡及通行费防流失对策研究

将车牌识别技术与IC卡管理思想相联系,在不增加硬件投资的前提下,利用现有成熟的车牌识别技术及数据库同步技术,构建一种有效防止IC卡及通行费流失的方案,解决困扰公路收费和管理部门多年的高速公路通行费、IC卡流失严重的问题。

A Review of the Study on the Electromigration and Power Electronics

Electromigration is a main challenge in the pursuit of power electronics, because physical limit to increase current density in power electronics is electromigration (EM), whereas much higher electrical current and voltage are required for power electronics packaging. So the effect of EM is an important issue in applications where high current densities are used, such as in microelectronics and related structures (e.g., Power ICs). Since the structure size of integrated circuits (ICs) decreases and the practical significance of this effect increases, the result is EM failure. On the other hand, in the next generation power electronics technology electrical current density is expected to exceed 107 A/cm2 which is another challenge. This review work has been carried out to identify the mechanism of EM damage in power electronics (e.g., pure metallization and solder joints) and also how to control this kind of damage.

集成电路互连线用高纯铜靶材及相关问题研究

随着半导体技术的发展,芯片特征尺寸缩小到深亚微米和纳米时,铜互连技术在集成电路的设计和制造中成为主流技术,从而对高纯铜靶材的要求越来越高。从靶材制造的角度利用材料学的知识对铜靶材的晶体结构、纯度、致密度、微观组织及焊接性能等方面作了分析,并且较全面地分析了可能影响靶材溅射性能的很多关键因素,从而为靶材供应商和集成电路制造商对于铜靶材的了解搭建了桥梁,为进一步开发超大尺寸的高纯铜靶材打下基础。

集成电路铜互连线及相关问题的研究

论述了Ｃｕ作为互连金属的优点、面临的主要问题及解决方案，介绍了制备Ｃｕ互连线的双镶嵌工艺及相关工艺问题，讨论了Ｃｕ阻挡层材料的作用及选取原则，对低κ材料的研究的进展情况也进行了简要的介绍。

芯片互连线频变电感和电阻参数提取的程序化

用导体截面矩量法提取多导体芯片传输线电阻和电感频变分布参数时 ,为了使矩量法程序化 ,提出了几种不同的网络划分方法 .通过运行相应的 C++程序 ,比较了它们对参数提取结果的影响和计算时间 .结果表明 ,网格划分方法精度高、计算时间短 .

ULSI多层互连中W-CMP速率研究

随着IC制造技术进入到亚深微米时代,化学机械抛光(CMP)工艺成为ULSI多层布线的关键技术之一。分析了W-CMP的机理,抛光液对W材料表面具有化学腐蚀和机械研磨的双重作用,对抛光速率有着重要的影响。在分析了抛光液中各组分的作用基础上,重点研究了专用的氧化剂、磨料、pH值调节剂和抛光液流量对CMP速率的影响,优化配制了高速率、高平整的碱性W抛光液。实验证明,抛光液流量为150mL/min,V(硅溶胶):V(水)=1:1,有机碱为5mL/L,活性剂为5mL/L,H2O2质量浓度为20mL/L时,能够获得较高的抛光速率,并实现了全局平坦化。最后对W-CMP中存在的问题和发展趋势进行了分析和展望。

超高速双极集成电路设计研究

总结了超高速集成电路设计中有关晶体管、电阻、互连线等方面的一些经验数据。讨论了电路中电阻、互连线的寄生参数的计算。提出设计超高速集成电路时，提高电路速度的一些有效措施。

VLSI芯片制备中的多层互连新技术

在简要介绍多层互连材料的基础上,论述了若干种IC芯片制备中的多层互连技术,包括“Cu线+低k双大马士革”多层互连结构、平坦化技术、CMP工艺、“Cu+双大马士革+低k”技术、插塞和金属通孔填充工艺等,并提出了一些多层互连工艺中的关键技术措施。

超大规模集成电路互连线时延分析方法

介绍近十年来互连线时延领域的主要研究方法，并指出存在的问题及将来值得进一步探索的课题和方向。

考虑工艺波动影响的RLC互连统计延时

该文提出了一种考虑工艺波动的统计RLC互连延时分析方法。文中首先给出了考虑工艺波动的寄生参数和矩的构建方法,然后基于Weibull分布给出了RLC互连的统计延时模型。所提方法同样适用于已有的延时模型如Elmore模型,等效Elmore模型和D2M模型。通过对几种模型的比较,表明,基于Weibull分布的RLC互连的统计延时模型是最精确的,和HSPICE相比,50%延时误差最大0.11%,蒙特卡洛分析中的均值和平均偏差误差最大2.02%。