基于复用技术的IC-CAD构建方法

介绍了一个应用于ＩＣＣＡＤ领域中的支持软件复用技术的框架环境系统ＩＣＳＲＥ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔＳｏｆｔｗａｒｅＲｅｕｓｉｎｇＥｎｖｉｒｏｎｍｅｎｔ）。该系统采用层次化的知识描述方式，对ＩＣ领域中的各种设计软件信息，进行领域知识的综合与抽象、程序化过程的功能结构提取、描述及Ｃ语言代码实现的描述，封装成可复用软件元件，并以此构建了可复用库。在此基础上又采用了一种知识推理方式，帮助ＩＣ－ＣＡＤ软件工具或系统的开发者查询、修改和引用所需复用的软件元件。此外。

基于知识库管理的IC-CAD框架开发

提出了一种基于知识库的在ＩＣ－ＣＡＤ框架环境下实现工具和数据集成化管理的新方法，把设计工具和设计数据视为对象，用称作中枢监控模块（ＨｕｂＭｏｎｉｔｏｒ）的核心模块在数据管理和工具管理之间架起了一座桥梁，通过消息交换机制来实现对数据和工具的集成化管理。知识库的引入实现了智能化和标准化ＩＣＣＡＤ设计。

ICSUT: 一个IC-CAD领域的软件理解工具

软件理解一直是软件维护过程中的瓶颈问题，它需要花费维护人员很多的时间和精力。随着集成电路工艺技术的进步及电路系统集成度与复杂度的增加，该领域内的软件数目和软件复杂度也大幅度的提高，这更使维护领域软件的工作变得日益繁重。本文所讨论的工具，ＩＣＳＵＴ（ＩＣ－ＣＡＤ）ＳｏｆｔｗａｒｅＵｎｄｅｒｓｔａｎｄｉｎｇＴｏｏｌ）是一个ＩＣ－ＣＡＤ领域内的软件理解工具。它用图示的方法从四个层次：实现层、结构层、功能层、领域层来展示一个外来ＩＣ－ＣＡＤ软件不同方面的性质。给出了ＩＣＳＵＴ的系统结构，以及它对外来软件理解的实现方法。并且在此基础之上。

非直角互连——布线技术发展的新趋势

由于集成电路制造工艺的不断提高 ,集成电路的设计规模遵循Moore定律持续向前发展 ,并出现了系统级芯片 (SOC)这一新的集成电路设计概念 .同时遇到的困难之一是互连线成为影响电路性能的决定因素 :芯片速度变慢、功耗增大、噪声干扰加剧 .若采用以往基于直角互连结构的基础模型进行互连线性能的优化 ,其能力受到限制 .于是 ,人们试图采用其他互连结构作为突破途径 ,以实现高性能的集成电路 .在这种技术需求与目前工艺支持的背景下 ,从 2 0世纪 90年代初出现的关于非直角互连的零散的、试探性的研究 ,将成为国际上布线领域新的热点研究方向 .文中将针对非直角布线方面以往零散的研究工作进行总结与分析 ,指出了目前需要解决的关键技术 ,并结合自己的研究工作基础提出了可行的技术路线与设想 .

FDAADS系统中模拟CMOS单元电路的自动综合

介绍了一种基于优化的 CMOS单元电路的自动综合方法 ,该方法利用一种新颖的电路性能评估技术来缩短综合软件的运行时间、提高设计精度 .此外 ,采用模拟退火法优化算法进行求解 ,并结合一些其它方法来提高获得全局优化解的能力 .利用上述方法实现的一些 CMOS单元电路的自动综合模块已经集成到 FDAADS——“复旦模拟电路自动化设计系统”中 .大量的实验结果表明

使用同步电路综合工具优化异步电路

现可用的同步电路综合工具对捆绑数据类异步电路直接映射的方法不能有效地约束时序,分模块综合的方法不能进行全局优化,其中以标准单元组成C单元降低了电路性能、增加了电路面积.通过将4相位捆绑数据寄存器流水线数据通道等效为一个同步流水线,可以自顶向下地进行有时序约束的综合,采用全定制C单元,并把其当作组合逻辑门进行分析,综合出的电路更加优化.使用此方法实现的一个数据流AES芯片的数据通道的面积延时积是直接映射方法的88%左右,实际芯片的整体性能优于一个由Balsa实现的AES芯片.

模拟CMOS集成电路设计工具综述

介绍了各种模拟ＣＭＯＳ集成电路计算机辅助设计工具。详细分析了设计工具的特点、组成和分类，重点讨论了它对数模混合ＡＳＩＣ设计的作用和重要意义。

用动态规划法求解延时/面积最小化工艺映射

本文提出了一个求解延时／面积最小化工艺映射动态规划法．它首先基干线性延时模型，给出了用动态规划法求解延时最小化工艺映射的步骤；然后从树型网络的面积计算公式入手，用动态规划法近似计算面积最小化工艺映射；最后用“线性加权和法”把延时／面积最小化工艺映射转变为单目标最优化问题求解．

基于优化技术的单元级模拟集成电路综合器

本文介绍了一种基于优化技术的单元级模拟集成电路综合方法，该方法采用模拟退火法同时进行拓扑选择和器件尺寸优化，克服了＂两步模式＂所固有的弊端，本文还构造了一种迭代策略以减小模拟退火法的计算量，按该方法开发的综合器能很好地完成单管放大器、电流镜、运算放大器、模拟乘法器、开关电源控制器等模拟集成电路单元的自动综合．

FPGA延时/面积最小化工艺映射分层序列法

提出了一个求解ＦＰＧＡ延时／面积最小化工艺映射分层序列法。它首先给出了求解延时最小化工艺映射的步骤；然后在不增加延时的情况下，进行面积最小化．

PCB的指定距离布线

控制时钟偏差是提高巨型机主频的关键技术之一，在PCB上利用指定距离布线算法调整时钟到各寄存器的连线延时是实现这一技术的有效途径．本文提出“两段布线”和“挤压延长”两种新的指定距离布线算法．实际应用表明，它比传统算法布线速度快，布线成功率高．

延时优化驱动布局中的消除重叠算法

文中给出了一种新的延时优化驱动布局算法，并着重介绍了它的消除重叠技术．试验表明，它布局速度快，布局效果好．

集成电路时延关键路径算法及其实现

研究关键路径问题是时延驱动集成电路设计的基础。提出了一种改进的关键路径算法，实现了对任意的有向图提取Ｋ条关键路径。算法速度快，实用性强。

结群法的多目标优化

提出了结群法的多目标函数。作为例子，针对带宏单元的门阵列给出了相应的算法。理论分析和实验结果均表明，通过多目标优化，可以为评价和设计结群法提供定量依据。

版图电路节点提取及其压缩算法

提出了一种版图电路节点提取及节点压缩算法。通过在工艺文件中设定节点生成过程。

论我国内燃机企业计算机辅助设计的发展道路

进入90年代,许多内燃机企业都在制定未来十年技术发展和技术改造的规划。为了提高企业的素质和水平、丰富企业的技术储备、最终提高企业的市场竞争能力。计算机辅助设计已被一些企业列入规划之中,只是在期望目标、实际效益和发展道路等方面仍然不甚一致。本文试图从国内外内燃机行业计算机辅助设计开发的现状和经验,说明我国应走的发展道路。本文还将介绍计算机辅助设计起步阶段所需的基本条件,开发阶段的组织实施。希望能给工厂领导和工程技术人员一些信息和启发,并可在决策时借鉴和参考。

S－域行为描述的模拟集成电路综合方法

本文提出了一种通用的、从Ｓ－域传输函数入手进行模拟集成电路结构级综合的方法，并详细地讨论了提高电路性能和合格率的电路技巧。此外，本文还给出了生成物理版图的一点建议，本文采用该方法完成了切比雪夫滤波器的综合，ＳＰＩＣＥ模拟结果表明该方法是可行的。

多分子模拟退火法及其在模拟集成电路综合中的应用

本文提出了一种多分子模拟退火法（ＳＡＭＭ），该方法不仅具有模拟退火法（ＳＡ）的全局收敛性，而且还能有效避免ＳＡ后期既费时又不十分必要的迭代过程，因而具有较高的效率，而且非常适合于求解模拟集成电路综合问题．本文还给出了若干算例以展示ＳＡＭＭ的可行性和高效性．

单链扫描可测性设计中存储元件的排序

本文提出了扫描设计中存储元件在扫描链中的最优排序方法。采用交迭测试体制和区间法能快速求出最优解。对于确定的测试向量集，用该方法构造的扫描链能使电路总的测试时间最少。

集成电路合格率优化方法的研究

本文引入了一个概率空间来描述集成电路合格率优化问题，并将合格率表示为可行域的概率测度。所提出的变权重ＭｏｎｔｅＣａｒｌｏ法适合于合格率不太高的场合，而改进后的ＳＡ算法则适合于合格率比较高的场合。这些方法已应用于ＹＯＳＩＣ系统中，并取得了满意的效果。