基于IDCT模块的数据解码器的MMA结构设计

视频信息分解在解码过程中是一项很复杂的系统工程,IDCT是数据量集中运算方法中比较理想的选择。IDCT计算量小,满足MPEG-4标准,通过XVID解码器对相关文档解码过程中,IDCT需要运算的数据量大概为解码数据总量的四分之一。MPEG-4是音、视频解码标准,同步解码是这个标准的最重要特点,加快解码进程的关键方法是构建多媒体加速单元(MMA),取消以往使用纯软件实现过程。依据移动多媒体终端(SOC)的基础,构造了二维IDCT硬件加速器,在快速LLM算法基础上,完成了8点IDCT过程计算。在行列分解过程中,采用流水线技术,通过单转置存储器(RAM)处理,加快了数据处理进程,减少了芯片面积。通过MIPS+FPGA平台,进行软、硬件相关性协同分析,证明了设计过程的可行性,以及可以在便携式多媒体专用处理器中广泛应用。