基于C++ Builder 6.0的IEEE 754中单精度浮点数转换实现

IEEE 754标准规定了可以精确表示某一浮点型数据的单精度(常用)和双精度表示方法,这在许多对数据精度要求较高的场合得到广泛应用,而在数据通信过程中所有数据都是以十六进制打包和解析、二进制形式传输的,所以研究如何根据该标准把所要传输的浮点型数据编程转换成8位十六进制数据具有重要的实用意义。这里在分析和研究IEEE 754标准中浮点型数据单精度表示方式的基础上,结合Borland C++Builder 6.0可视化编程工具,阐述了如何把单精度浮点型数据转换成所需要的8位十六进制数,以及如何把8位十六进制数转换成单精度浮点类型数据,并实现显示。

用于专用DSP处理器的高速低功耗的IEEE32位浮点加法器

本文我们描述了一个符合 IEEE75 4单精度浮点标准的加法器。这个浮点加法器的设计基于 TSMC2 .5 V0 .2 5 μm CMOS工艺。它将用于 2 0 0 MHz的专用 DSP处理器。为了在高速运算的同时降低功耗 ,本文在采用了并行运算提高速度的同时 ,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗。另外 ,在电路设计中大量使用传输管逻辑 ,提高速度并降低整个电路的面积和功耗。加法器的运算时间是 3 .986

基于IEEE-754标准和现场可编程门阵列技术的混沌产生器设计与实现

提出了基于IEEE-754标准的现场可编程门阵列(FPGA)通用混沌与超混沌信号产生器设计与硬件实现的一种新方法.首先,根据Euler算法,对连续混沌系统作离散化处理,便于FPGA等一类数字信号处理器件的实现.其次,基于IEEE-754标准和模块化设计理念,用硬件描述语言构建出浮点数的乘法运算、加法运算、符号函数运算、正负绝对值运算、初始值与迭代值选择等5个基本模块,并以此为基础,进一步在FPGA平台上产生包括网格状多涡卷蔡氏系统在内的多种不同类型的混沌与超混沌信号.最后,通过对语音芯片的配置,利用其立体声左右通道输出两路混沌信号,可在示波器上显示多种混沌与超混沌吸引子的相图.该方案的主要特点是通用性强.对IEEE-754标准的浮点数算法以及在FPGA平台上产生混沌与超混沌信号的原理进行了分析,给出了算法流程图、技术开发过程以及硬件设计与实现结果.

一个新的四翼超混沌系统及其FPGA实现

在一个三维混沌系统上,增加一个状态变量,构造了一个新的四翼超混沌系统.分析了系统的基本动力学行为,包括系统的相图、平衡点和Lyapunov指数谱.在IEEE-754标准下,利用FPGA对该超混沌系统进行了电路设计,硬件实验结果与数值仿真结果相一致,验证了该系统的可实现性.

基于FPGA的混沌信号发生器的设计与实现

提出了基于FPGA设计混沌信号发生器的改进方法。采用Euler算法将连续混沌系统转换为离散混沌系统;基于IEEE-754单精度浮点数标准和模块化设计理念,使用Quartus II软件,采用VHDL和原理图相结合的方式设计混沌信号发生器。最后,在FPGA实验系统上进行实验,在示波器上显示了混沌吸引子的相图及时域混沌信号。由于采用了基于数据选择器的面积优化方法,复用耗费逻辑资源较多的浮点运算模块,大大减少了混沌信号发生器所占用的FPGA逻辑资源。实验结果表明了该方法的有效性和通用性。

32位浮点正余弦函数的FPGA实现

本文首先介绍了CORDIC算法原理和IEEE-754标准化结构,然后在传统CORDIC算法的基础之上,用Verilog HDL语言对CORDIC内核及前后处理单元进行了编程与设计,通过增加迭代次数,对参数进行了优化筛选,提高了运算精度,使设计出的软核能够在精度要求较高的场合中运行,输出数据经过IEEE-754标准化处理,能够直接兼容大多数处理器,扩展了其应用范围。最后在Quartus Ⅱ 5.1上进行了时序仿真,设计结果表明该算法在硬件上具有很大的优势。

捷联式导航计算机的最优NiosⅡ构建

从导航计算机实时性和时间可确定性的要求出发,结合niosⅡ的高度灵活性和可定制性的特点,设计了完全可控式双NiosⅡ处理器,实现了IEEE-754标准单浮点精度的cordic算法,并添加了硬件浮点运算的用户指令。最终的NiosⅡ系统非常适合捷联导航解算,是低成本、高性能的捷联式导航计算机的最佳选择。

浮点数用法分析

分析了IEEE754标准浮点数的存储格式、在数轴上的分布、最大值、最大间隔以及有效数字,总结了浮点数使用时的原则.

MACH 2系统TDM通信接口的研究

介绍了基于MACH 2系统的TDM总线原理,并以柔性直流输电工程为背景,论述了TDM通信接口在高压直流输电中的具体研究与应用,详细描述了TDM时分多路复用通信方式的性能,并介绍了TDM通讯的编码形式以及校验方式。TDM通信采用IEEE-754标准编码,具有严格的校验方式,较高的可靠性和正确性。这种在一个传输介质上传输多路数字化信号的技术,在高压直流输电控制系统保护中,具有可靠、快速的特点,能够实现串行通信连接,单方向传输,具有单个发送源,一个或多个接收源。因此,TDM总线系统广泛应用于电力系统控制保护领域。

一种用于浮点乘法的边界筛选伪随机测试方法

复杂测试空间中难以命中的冷僻细节,导致在IEEE浮点算法测试过程中难以验证单条浮点运算的正确性。该文针对传统直接随机测试方法的缺点,提出一种边界筛选生成案例的测试方法。该方法对待测算法边界条件建模,求解边界条件,利用解来构造筛选操作数的标准,并通过筛选操作数实现测试。实验证明该方法比直接随机测试方法更可靠。

基于RISC-V浮点指令集FPU的研究与设计

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准。在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求。将浮点处理器与一款开源处理器核蜂鸟E203集成,使用SMIC 0.18工艺库完成了逻辑综合,并在FPGA上对设计进行了测试。结果表明,该浮点处理器的逻辑门数仅为24200,吞吐量为150 MFLOPS,与已公开文献的设计方案相比,硬件面积分别减少7%、1.5%。综合运行频率可达100 MHz。

复合材料各向异性摩擦特性测试实验装置改进设计

针对现在复合材料摩擦特性测试装置测试效率低、测试功能有限的问题,对实验台机械本体进行了优化改造,搭建了以伺服电动缸的速度控制和拉压力传感变送数据采集为核心的摩擦因数测量系统,以VB6为程序开发平台,编写了集MODBUS RTU通信和IEEE 754浮点数编码数据解析于一体的配套测试程序。该装置可满足复合材料试板与测试运动方向成0°、45°、90°、135°和180°五种典型安装角度下的实验,载荷及速度大小均可设置,并能根据测量结果自动对复合材料在典型方向上的摩擦因数进行计算、显示和回放,用以模拟复合材料不同铺层方向、不同载荷和不同速度下的摩擦环境。

一种含有常数项的新超混沌系统及其FPGA实现

提出了含有常数项的新四维超混沌系统。对该系统的平衡点进行了理论分析,对系统的Lyapunov指数谱、分岔图、相图进行了数值仿真,呈现出了系统的复杂动力学行为。在IEEE-754标准下,利用了FPGA对该超混沌系统进行电路设计,硬件实验结果与数值仿真结果相一致,验证了该系统的可实现性。

一种新的具有光滑二次函数多涡卷混沌系统及其FPGA实现

提出一类含有光滑二次函数的多涡卷混沌系统,该系统是对现有的多涡卷混沌系统的补充和完善。在多涡卷混沌系统中添加一个光滑二次函数,并对系统进行适当的修改,构造了一个新的具有光滑二次函数的多涡卷混沌系统。对系统平衡点进行了分析并作出Lyapunov指数谱、分岔图、相图以及对Poincaré截面进行了数值仿真,结果表明系统具有复杂的动力学特性。在IEEE-754标准下,利用FPGA设计了多涡卷混沌信号产生器,硬件实验结果与数值仿真结果相一致。

浮点乘法验证中的一种边界点测试方法

针对常用的随机测试生成方法的弱点,提出一种用于IEEE浮点乘法验证的边界条件筛选测试生成方法.其基本思路为:对待测算法边界条件建模;求解边界条件;用求得的解构造筛选操作数的标准;筛选操作数实现测试.应用该方法于典型芯片Intel387SX和实际设计项目C387L数学协处理器,证实该方法比随机测试生成方法更为可靠.