-
题名流处理器中支持非规格化浮点数的硬件实现
- 1
-
-
作者
李勇
方粮
-
机构
国防科学技术大学计算机学院
-
出处
《计算机研究与发展》
EI
CSCD
北大核心
2007年第z1期195-198,共4页
-
基金
国家自然科学基金项目(60676010)
国家"八六三"高技术研究发展计划基金项目(2005AA110020)
-
文摘
IEEE754标准规定了浮点非规格化数的处理,但这种数据类型计算非常复杂以至于很多设计采用软件而不是硬件的方式来处理非规格化数.软件方法会增加数据处理时间,在流处理器中,为了提高数据处理效率没有设置中断/自陷机制,不能采用软件方法来处理非规格化数据,为此,提出一种硬件识别和处理非规格化数的方法,在融合乘加部件架构基础上只增加少量额外的硬件代价,就可以对浮点非规格化数进行处理,这种方法大大提高了非规格化数据的处理速度.
-
关键词
ieee754标准
非规格化数
浮点硬件
融合乘加
-
分类号
TP302
[自动化与计算机技术—计算机系统结构]
-
-
题名快速浮点加法器
- 2
-
-
作者
王伟
吴裕功
-
机构
天津大学
-
出处
《电子测量技术》
2005年第5期71-72,共2页
-
文摘
文章介绍改进的快速浮点加法器的设计方案。通过增加一个解码器和一些简单的逻辑实现了对IEEE非规格化数的支持。
-
关键词
非规格化数
LZA
非标准分割
浮点加法器
非规格化
ieee
逻辑实现
解码器
-
Keywords
denormalized number LZA non-standard separation
-
分类号
TN925.93
[电子电信—通信与信息系统]
TP332.21
[自动化与计算机技术—计算机系统结构]
-
-
题名单双精度浮点加法的可重构设计研究
被引量:1
- 3
-
-
作者
范继聪
洪琪
-
机构
安徽大学电子信息工程学院
-
出处
《计算机工程与设计》
CSCD
北大核心
2013年第11期3889-3893,共5页
-
基金
专用集成电路与系统国家重点实验室开放课题基金项目(10KF014)
-
文摘
为了节约资源,提高浮点加法运算的灵活性,提出一种支持一个双精度浮点加法和两个并行的单精度浮点加法的可重构加法器结构。该加法器结构遵循IEEE754标准,可以实现在双精度浮点加法和单精度浮点加法之间的功能切换,实现资源重用。通过大量的测试验证,该结构功能完全正确。通过资源共用,可以避免资源闲置,综合结果显示该设计在比双精度浮点加法器多用23.5%面积的前提下,可以并行实现两个单精度浮点加法,比实现相同功能的一个双精度浮点加法器和两个单精度浮点加法器共节省40%左右的面积。
-
关键词
浮点算术运算
可重构设计
ieee754标准
功能切换
资源重用
-
Keywords
floating-point arithmetic operation
reconfigurable design
ieee754 standard
function switch
resource reuse
-
分类号
TP332
[自动化与计算机技术—计算机系统结构]
-
-
题名基于RISC-V浮点指令集FPU的研究与设计
被引量:3
- 4
-
-
作者
潘树朋
刘有耀
焦继业
李昭
-
机构
西安邮电大学电子工程学院
西安邮电大学计算机学院
-
出处
《计算机工程与应用》
CSCD
北大核心
2021年第3期80-86,共7页
-
基金
国家自然科学基金(61874087,61834005,61634004)。
-
文摘
针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准。在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求。将浮点处理器与一款开源处理器核蜂鸟E203集成,使用SMIC 0.18工艺库完成了逻辑综合,并在FPGA上对设计进行了测试。结果表明,该浮点处理器的逻辑门数仅为24200,吞吐量为150 MFLOPS,与已公开文献的设计方案相比,硬件面积分别减少7%、1.5%。综合运行频率可达100 MHz。
-
关键词
浮点处理器
RISC-V指令集
微处理器
ieee
754-2008标准
逻辑综合
-
Keywords
floating-point processor
RISC-V instruction set
microprocessor
ieee 754-2008 standard
logic synthesis
-
分类号
TP368
[自动化与计算机技术—计算机系统结构]
-
-
题名误差函数Chebyshev级数的计算方法
被引量:3
- 5
-
-
作者
邓国强
唐敏
-
机构
桂林电子科技大学数学与计算科学学院
桂林电子科技大学广西高校数据分析与计算重点实验室
-
出处
《桂林电子科技大学学报》
2016年第6期508-512,共5页
-
基金
国家自然科学基金(11561015)
广西自然科学基金(2016GXNSFFA380009)
-
文摘
为了在IEEE浮点计算环境下对误差函数进行精确有效地赋值,提出了误差函数的Chebyshev级数计算方法。采用Clenshaw算法计算级数的前N项部分和,减小求和的舍入误差。实验结果表明,针对误差函数的赋值问题,Chebyshev级数比Taylor级数的收敛速度更快,即达到相同的赋值精度要求时,Chebyshev级数法需要的项数远少于Taylor级数法。
-
关键词
误差函数
Chebyshev级数
Clenshaw算法
ieee浮点计算标准
-
Keywords
Error function
Chebyshev series
Clenshaw algorithm
ieee floating-point arithmetic standard
-
分类号
O241.1
[理学—计算数学]
-