基于IEEE1149标准的电子装备可测试性设计技术研究

针对新型电子装备功能与结构复杂、测试诊断难度大的问题,基于IEEE1149标准,提出了电子装备可测试性设计方法,系统地分析了模块级产品可测试性设计的内容,提出了器件与测试接口设计要求,阐述了测试扫描链路设计方法,并进一步研究了测试信号完整性设计技术,并结合电子装备计算机体系结构,设计了系统级测试性设计框架;通过实际验证,该项技术对于边界扫描器件互连测试覆盖率达100%,可以提高装备测试性设计水平,满足了电子装备测试诊断的需求。

IEEE1149协议与在系统可编程实验系统的设计

介绍了 IEEE114 9协议及工作原理 ,分析了几种流行的在系统可编程器件的结构和在系统编程原理 ,设计了融合多种可编程器件的实验系统 ,能满足教学实验需要和科研开发应用的需要 ,具有较强的通用性和实用性。

基于IEEE1149.X标准的测试技术研究

IEEE1149标准及其子标准是基于边界扫描的测试技术,它们针对不同的应用环境采用相应的技术标准。它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试。本文讨论了IEEE1149.X中各标准的原理、结构,分析了各项技术的发展及应用,并举例说明了在实际中的测试应用。

基于IEEE1149.4的模拟集成电路性能测试技术研究

针对模拟集成电路内建自测试困难和故障诊断约束条件复杂的问题,设计了基于IEEE1149.4边界扫描标准的模拟集成电路性能测试系统;该方案扩展了标准中的模拟边界扫描模块和测试总线电路,并由控制器内部向被测电路施加激励,通过充分利用电路系统中已有数模混合资源,在添加极少的电路元件的基础上,实现了基于FPGA的模拟集成电路性能测试系统;实验选取集成滤波芯片MAX292被测电路测试,其频率特性的测试结果误差均小于5%,表明了该测试方案的正确性、系统测试的有效性和通用性。

融合IEEE1149.X标准的混合信号测试系统设计

集成电路的高复杂度和装配的高密度,使得只用单一的IEEE1149标准来进行电路的自测试已经不能满足需要,在研究IEEE1149.1、.4和.5三种标准的差异性和组合应用准则的基础上,设计了融合三种标准进行混合信号多级扫描的方法。并通过实验平台的搭建与测试,验证了该方法的可行性,为数模混合量的检测以及多模块间的组合测试提供了实用参考。

从1149.1标准到1149.7标准分析边界扫描技术的发展

边界扫描技术是一种应用于集成电路的测试性结构设计方法,其主要优点在于用极少的电路引脚解决了极为复杂的电路测试问题;伴随着边界扫描技术的发展,已经具有IEEE1149.1、IEEEIEEE1149.4、IEEE1149.5、IEEE1149.6等多个标准,它们所提供的解决方案极大地方便了芯片级、板级、系统级及数字网络的测试;文中对边界扫描的多个协议标准进行了介绍和分析,着重讨论了各个标准的体系结构及功能,最后介绍了边界扫描技术面临的挑战及今后的发展方向。

航天器可测试性设计研究

在调研国内外可测试性技术发展历程的基础上,分析中国航天器可测试性设计技术与国外的差距,探讨其发展的前提条件和规划方法,提出适合中国航天器的可测试性设计的技术实现途径.

基于FPGA的CJTAG控制器命令控制模块设计

为完成对日益复杂的目标器件的测试工作,在研究边界扫描测试技术和IEEE1149.7标准的基础上,对符合IEEE1149.7标准的边界扫描测试控制器进行设计构建,重点介绍控制器中命令控制功能模块的设计实现。基于Quartus II应用平台进行设计,通过Modelsim完成仿真验证,仿真结果表明,该命令控制模块能够正确产生符合TAP.7控制器命令标准的测试信号。

混合信号电路可测性结构研究

在深入研究IEEE1149.1及IEEE1149.4标准的基础上,对基于边界扫描的混合信号电路的可测性结构进行了探索;对所设计混合信号电路可测性结构用可编程逻辑器件及外部模拟电路进行硬件的具体实现,构建了验证模块DOT4MBST;同时以DOT4MBST与IEEE1149.4工作组提供的标准验证芯片为核心对同结构的混合信号电路构建了验证电路;最后对验证模块DOT4MBST及验证电路进行了测试验证,测试结果表明,所设计的混合信号电路可测性结构是可行的,并可以应用到混合信号电路中提高电路的可测试性。

Nexperia平台JTAG控制器设计与实现

描述了一种针对Nexperia多媒体平台PNX1300/PNX1500系列DSPCPU的PCI接口的JTAG控制器设计和实现。重点介绍JTAG接口标准,工作原理及其JTAG控制器的电路设计和程序设计,已实际应用在基于PNX1300的嵌入式系统调试中,取得了很好的效果。

模拟信号扩展互连测试自动测试矢量生成研究

模拟电路网络的自动测试矢量生成是混合信号测试研究的重点和难点,以IEEE1149.4标准为基础,建立模拟电路网络测试的模型及测试方法,并提出一种适用于模拟扩展互连测试自动测试矢量生成的算法,基于此方法,构建了相应的软件测试系统,通过编译Protel网表文件、BSDL文件、自定义测试模型流程文件及扫描单元真值表文件,提取相关信息,完成测试矢量的自动生成;结果显示,该算法产生的测试矢量可准确控制内部开关的导通,形成测试通路,满足模拟扩展互连测试的要求。

研究成果转化为专业教学实验的成功尝试

IEEE1149.X标准是解决当前高密、多维、高技术封装等电路系统测试问题的利器,已在一些教材中作为可测性设计标准列为教学内容。由于其新颖性和要求较高的软硬件资源,如何开出其实验一直是一难题。文章详述将已有科研成果转化为专业教学实验,在国内可测性教学中首次实现IEEE1149.X标准教学实验,收到良好效果。为标准的教学与普及作了一次成功的尝试。

边界扫描技术在复杂电路缺陷检测中的应用

在我国的电子产品制造业，传统的顶针测试方法伴随着电路越来越复杂，元件密度目益加大而面临严峻的考验。利用边界扫描技术可以很好地解决进行电路功能与缺陷检测的问题，增加设备的可维护性。文章在介绍边界扫描技术的基础上，提出了一个基于BST技术的基本电路缺陷检测方案。

基于IEEE 1149.6标准的高速数字网络测试方法

随着高速信号测试需求的逐渐增加,IEEE 1149.6标准的应用前景越来越广,本文从IEEE1149.6标准的产生入手,主要介绍了IEEE 1149.6标准与IEEE 1149.1标准的区别,后文中通过测试验证实例,详细介绍了IEEE 1149.6标准中的故障类型,该方法目前已在数字电路高速通道测试中凸显作用。

多时钟域并行测试控制器的设计

采用了IEEE1149中TAP控制器的概念与IEEE1500 wrapper的概念相结合,设计出一款基于IEEE1500测试标准同时兼容IEEE1149测试标准的测试控制器,并设计了满足不同时钟域同时并行配置通用寄存器的功能,可以节省多个时钟域串行配置寄存器的时间,提高了测试效率。结果中的verdi仿真图表明文章所设计的测试结构达到了预期。

嵌入式处理器的在线调试器设计与实现

为了实现适用于多种架构的嵌入式处理器的在线调试器,提出分层设计的思想,利用部分硬件驱动化的方法,设计实现了一款基于CK-CPU的多架构嵌入式处理器在线调试器。该调试器能适用于内含不同调试接口电路HAD的嵌入式处理器。在需要适用于另一架构的嵌入式处理器时,硬件资源仅增加6.09K。由于采用了硬件驱动化的方法,有利于调试器的升级换代,该款在线调试器平均下载速度能到1367KB/S。

边界扫描突出优势解析

本文基于现阶段电子系统测试的各类工具的比较,进而展示边界扫描测试技术的优势,分别从芯片的发展,产品设计周期到检测故障与广泛应用领域几个方面进行论述,更加全面了突出了边界扫描的优势,并为电子系统各类电子工程师提供更系统,有效的借鉴。

FPGA配置芯片测试方法的研究与实现

集成电路规模越来越大,测试难度也越来越高,边界扫描方法的提出降低了测试的复杂度,适合进行大规模集成电路的测试。介绍了边界扫描的概念和特点,研究了FPGA配置芯片测试方法,并在V93000测试系统上实现了配置芯片EPC2的边界扫描测试,给出了具体测试过程,符合IEEE1149.1边界扫描规范,为具有JTAG接口的元器件测试提供了依据。

基于IEEE 1149.4标准的参数测试系统的设计

为了实现对混合信号电路的参数测试,本文提出一种以FPGA为主控器的基于IEEE 1149.4标准的参数测试系统。实验结果表明,该系统符合IEEE 1149.4标准的基本要求,测试准确。该测试系统的设计为IEEE 1149.4标准提供了一种实现方法,可扩展性强,为更好的解决混合电路测试打下了良好的基础。

机载应答机BIT设计

本文通过研究ARINC624中机载维护系统的架构及其对机载设备测试性的基本要求,结合自身设计经验,按照IEEE1149系列的测试性标准,以机载应答机为例,提出了机载应答机BIT的基本架构及故障隔离方法,通过BIT设计,可对系统的关键特性进行实时监控及LRU级故障报告;利用开机及维护自检,可有效将故障隔离到SRU级及芯片级。