分段式电流型DAC的INL和DNL随机过程模型

基于随机过程中布朗桥运动理论,提出了一种积分非线性误差(INL)和微分非线性误差(DNL)与DAC分段比的数学模型,该模型与蒙特卡罗仿真方法进行了比较验证。结果表明,两者数据结果相差不超过0.5%,但是仿真时间比Monte Carlo仿真减少了20倍。低位采用二进制码编码的数模转换器,INL与DNL随分段比s:(N-s)变化趋势相同。当s:(N-s)<1/2时,INL与DNL较小;当s:(N-s)≥1/2时,INL与DNL随分段比增加略有降低,考虑到芯片面积等因素,选择s=[N/2]为佳。该模型可望用于高速视频解码及其相关领域。

ADC INL/DNL测试的直方图方法研究

直方图方法是模数转换器ADC非线性参数INL/DNL测试的主要方法,从采样点数、输入波形方面分析了直方图方法对测试结果的影响。结果表明,利用直方图方法测试ADC的非线性参数时,随着ADC采样点数的增加,测试结果会越来越好,并且方差分析表明测试结果的测定性和可靠性均较理想;斜波信号测试结果略优于正弦波信号,但随着采集点数的增加,两者的测试结果趋于一致,在采样点数理论值附近时,两者基本没有差别。

一种用于高速ADC INL/DNL测试的新方法

随着高速ADC器件的不断出现,传统的低速ADC器件测试评价方法已经越来越不适用。为从工程上实现高速ADC器件的测试评价,提供了一种高速ADC器件关键参数评价INL、DNL的新方法,详细分析了新算法的原理和正确性。目前这些算法已经大量应用到实际高速ADC器件的测试评价中去,解决了高速ADC器件难以评价的问题。

A／D转换芯片的DNL和INL参数测试

本文主要介绍了A／D转换芯片的静态参数DNL、INL的定义(以单极性为例),并给出了三种DNL,INL的测试电路。

正弦波测量高速模数转换器(ADC)的INL/DNL

积分非线性(INL)和微分非线性(DNL)是数据转换器(ADC)最重要的参数之一,在高速、高动态性能数据转换器中尤其重要,对高分辨率成像应用中具有重要意义。论文简要回顾了这两个参数的定义,并系统性阐述一种非常用的正弦波测量高速模数转换器(ADC)的INL/DNL的方法。

低DNL的SAR型模数转换器的设计

保证DAC中元器件的精度、减小DNL误差是提高SAR ADC性能的关键。通过对SAR ADC内部DAC的结构进行综合分析,针对传统的C-R混合式结构中的集总电容阵列进行了优化设计。电容阵列由相同的非集总的单位电容组成,并通过数字逻辑的控制来实现对单位电容连接点的选择。验证结果证明设计有效,ENOB、SFDR和SINAD等参数都得到明显的提高,保证了SARADC的单调性,实现了低DNL的SAR型模数转换器的设计。

基于FPGA的单光子时间数字转换器设计

针对单光子计数器对高速飞行光子时间测量的高分辨率要求,传统的TDC在时间测量上存在误差较大的不足。本文设计了一种利用FPGA内部逻辑延迟单元Carry4级联构建延迟链的TDC。该方法首先使用子链平均的方式进行数据采样,避免数据“气泡”。其次,结合码密度测试和bin-by-bin校准将各级延迟单元宽度校准至接近均匀宽度,提高系统的测量精度。最后,通过Vivado软件仿真并烧录至ZYNQ7000进行板级测试,实验结果表明,该TDC能够在3 ns的动态时间范围内实现时间分辨率10.91 ps,差分非线性(DNL)范围为[-0.75,1.01]LSB,积分非线性(INL)范围为[-1.74,2.19]LSB。

一种具有纹波消除技术的10 bit SAR ADC

逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中,电容的切换会使参考电压上出现参考纹波噪声,该噪声会影响比较器的判定,进而输出错误的比较结果。针对该问题,基于CMOS 0.5μm工艺,设计了一种具有纹波消除技术的10 bit SAR ADC。通过增加纹波至比较器输入端的额外路径,将参考纹波满摆幅输入至比较器中;同时设计了消除数模转换器(DAC)模块,对参考纹波进行采样和输入,通过反转纹波噪声的极性,消除参考纹波对ADC输出的影响。该设计将信噪比(SNR)提高到56.75 dB,将有效位数(ENOB)提升到9.14 bit,将积分非线性(INL)从-1~5 LSB降低到-0.2~0.3 LSB,将微分非线性(DNL)从-3~4 LSB降低到-0.5~0.5 LSB。

基于高速DDFS的高精度DAC的设计

设计了一种应用于高速数字频率合成器的高精度DAC。电路采用6+8分段式电流舵结构进行设计,高6位为温度计编码,低8位为二进制编码,设计中采用Q^2旋转漫游算法排布电流源阵列,双路归零编码控制输出。基于SMIC 0.13μm 1P6M数模混合CMOS工艺设计实现,芯片面积2.66×2.54 mm^2,测试结果积分非线性误差INL≤1.5 LSB,微分非线性误差DNL≤0.8 LSB,在1GHz时钟采样频率,401 MHz输出频率处,SFDR为88 dBc。

64通道100ps时间-数字变换模块的研制

兰州重离子加速器冷却储存环外靶实验终端的多丝漂移室通过测量带电粒子的漂移时间得到径迹信息。本文介绍的64通道高精度时间-数字变换模块,采用高密度的连接器和多通道的时间-数字变换芯片HPTDC,模块的数据通过PXI总线传输到计算机,时间精度可达100ps。

数字多道脉冲幅度分析器测试技术研究

针对数字多道脉冲幅度分析器(DMCA)的架构特点,探讨提出了用于DMCA性能测试的技术方法,并通过实际测试验证了该方法的适用性。该技术方法可规范DMCA的性能测试,对DMCA的研究具有重要的实际意义。

高精度ADC测试技术研究

随着高性能ADC器件的不断出现,传统的ADC器件测试评价方法已经越来越不适用于高性能ADC器件。为从工程上实现高性能ADC器件的测试评价,提供了一种高性能ADC器件关键参数评价的新算法,同时详细地分析新算法的原理并且论证了新算法的正确性。目前该算法已经大量地应用到高性能ADC器件的实际测试评价中去,解决了高性能ADC器件难以评价的问题。

使用MOS电容的循环型ADC的数字校正技术

一种用于循环型模拟-数字转换器的新型数字校正技术,循环型模拟-数字转换器(ADC)使用了金属-氧化物-半导体场效应晶体管(MOS)电容,这种电容具有很大的电压-电容依赖性。使用MOS电容的循环型ADC具有较大的积分非线性(INL),但是同时具有很小的微分非线性(DNL)。用降低INL的数字校正算法,降低硬件实现的难度,还提出了一种简化的校正算法,同时保持了足够低的INL+1.25/-0.25 LSB。讨论了其他一些误差源的影响,包括电容失配,运算放大器的有限增益和比较器失调。

高速流水线ADC中跨导放大器设计及误差分析

应用于8 bit,1.5 bit/级,100 M采样率,高速流水线型ADC的OTA放大器设计及实现,重点分析OTA放大器的非线性,如增益非线性、不完全建立误差对高速、低功耗ADC性能的影响,并使用MATLAB建模验证分析结果。OTA放大器采用功耗较低的套筒型共源共栅放大器基本结构,通过增益提高技术提高放大器增益,采用共模反馈消除各类不匹配带来的误差。从仿真结果上看,OTA放大器增益大于80 dB,单位增益带宽为960.5 MHz,建立时间为4.87 ns。实现的高速流水线型ADC,经仿真测试DNL为0.7 LSB,INL为1.02 LSB,符合设计要求。

采用熔丝修调技术的高精度电流舵D/A转换器

高精度D/A转换器的实际精度往往低于理论上的精度。针对这个长期困扰的难题,在设计16位D/A转换器的过程中,提出了一种熔丝修调技术,即通过修调电流源输出端的电流,有效地减小电流源失配和有限输出阻抗对D/A转换器的DNL和INL的影响,大幅度提高D/A转换器的精度。基于0.18μm CMOS工艺的测试结果表明:在采用熔丝修调技术前,该电路的DNL和INL分别为-0.72~9.07LSB和-5.55~18.1LSB;在采用熔丝修调技术后,该电路的DNL和INL分别为-3.95~0.70LSB和1.94~8.06LSB。当输入信号频率为102 MHz、采样频率为500MHz时,SFDR达到82.16dBc,完全满足D/A转换器高精度的要求。

12位低功耗RSD A/D转换器的改进设计与实现

基于冗余符号数(RSD)算法,设计了可允许单端输入的12位、低功耗RSD A/D转换器.改进的电路基于90 nm CMOS工艺实现,取得了与差分输入同样的性能,具有低功耗(20 mW)、高分辨率(12 bit)、高速(1Mb/s)和面积小(0.42 mm2)等优点.测试结果表明,微分非线性(DNL)为±1 LSB,积分非线性(INL)为±1.5LSB,总的未调整误差(TUE)为-3 LSB～+1 LSB.

一种新颖的ADC非线性误差测试方法

提出了一种ADC非线性误差测试方法。首先采用正弦波概率密度直方图的积分值求解微分非线性(DNL)和积分非线性(INL),然后采用正弦波码字预测的方法检测ADC偶然转换错误,避免该错误引起的DNL、INL误测。与常规的正弦波直方图法相比,该测试方法无需估算正弦波的幅度和偏置,降低了算法引入的DNL、INL测量误差,解决了正弦波直方图法不能检测ADC偶然转换错误的问题。测试结果证明了该测试方法的可行性。

一种8位高精度、低功耗DAC设计

该设计的DAC为芯片内甄别器提供了一个可调的阈值,要求具有较高的精度,较低的功耗。基于chartered 0.35μm工艺,采用Spectre进行了仿真设计,非线性误差DNL<0.025 LSB,INL<0.17LSB,功耗低于3 mW。文章描述了R-2R型DAC的电路结构,主要介绍了电阻网络,抗单粒子翻转的DICE锁存器等的设计。最后给出了版图和后仿结果,满足设计的要求。

四通道12位带回读功能的高压DAC设计

基于0.8μm 40 V BCD工艺,设计并实现了一款可工作于±15 V电源电压的四通道12 bit数模转换器。电路由寄存器、R-2R电阻阵列和接成单位增益模式的运算放大器构成。实测结果显示,V_(DD)=+15 V,V_(SS)=-15 V,V_(LOGIC)=+5 V,V_(REFH)=+10V,V_(REFL)=-10 V,负载RL=2 kΩ,CL=100 p F时,DAC的输出摆幅为-10 V^+10 V,微分非线性(DNL)指标为±1.2 LSB,积分非线性(INL)指标为±1.5 LSB。

AD转换器全码测试的研究与实现

本文主要探讨AD转换器全码测试的原理及实现方法,并说明了如何基于国产JC-3165测试系统完成对AD转换器的静态参数的测试。AD转换器全码测试模块包含高精度电压源、高精度波形产生器、ADC输出码存储器3大部分。高精度电压源提供AD转换器的电压基准;高精度波形产生器提供AD转换器的模拟交流或直流输入电压;存储器用于存储AD转换器的数字输出数据;最后让测试系统中的图形控制器和定时产生器与全码测试模块同步工作,同时存储输出码;分析输出码即可得出DNL、INL等参数。