基于FPGA的CPRS混沌加解密算法高效实现

分析了基于改进型单向耦合环状迭代点阵系统(IOCRML)的CPRS混沌加解密算法的原理,并在此基础上对该算法的硬件实现方法进行研究,用硬件设计语言(VerilogHDL)描述了该算法的基本过程和结构,完成了该混沌流密码的硬件加解密模块的设计。仿真后下载到FPGA,实际测量结果表明,系统的加解密速度达200Mbps,达到了实现以太网实时视频加解密的设计要求。