基于IP核的智能CAN设备设计与实现

针对目前基于Asic处理器智能设备存在的不足,开发出一种基于IP核的智能CAN设备;主要利用NIOSⅡ固核处理器IP核、CAN总线IP核、PCI总线IP核,在SOPC集成环境及其它IDE环境中实现系统集成和定制,完成了NiosⅡ处理器系统集成如主处理器、Cache、片内ROM/RAM、片外SRAM和FLASH资源等;Wishbone总线到Avalon总线的桥接;基于DPRAM的智能接口数据交换单元等,并完成设备的驱动及应用软件开发;在500kbps波特率和8字节数据位条件下,对该设备的CAN总线性能进行了实测,结果表明其性能高且灵活可靠。