IP网络存储技术在体全息存储中的应用

传统的存储系统主要有两个限制,一是传统的存储技术基于二维面存储技术,这种存储手段已逐步接近其物理极限而很难满足对存储系统更大更快的要求。目前正在迅速发展的一种三维存储技术,印体全息存储,它具有存储密度大、高的数据传输速率和快的读出时间等优点。二是Internet技术的发展,要求存储系统能够方便和灵活地进行网络互联。IP网络存储技术可以满足这一新的市场需求。本文结合体全息和IP网络存储两个关键存储技术,以最先进的网络处理器为硬件核心,来完成体全息存储系统的通讯接口的系统设计。

高速1553BIP核的设计与实现

随着MIL-STD-1553B总线在航空、航天等军事领域的综合电子信息系统中的广泛应用,系统应用对1553B协议处理器的高传输率、高可靠性以及小型化提出了更高的需求,采用传统专用芯片的方案已经不能很好地满足应用需求。从上述需求出发,文中全面描述了高速1553BIP的功能结构以及各功能模块的设计与实现。目前,1553BIP已经过MPW投片验证,样片的性能测试和系统应用验证结果表明,1553BIP完全符合MIL-STD-1553B协议,支持10 Mbps高速数据通信。

主从可配置I2C总线接口IP及其应用

介绍了一种主从可配置I2C总线控制器IP核的硬件结构,在此基础上,着重论述了该I2C总线控制器IP在基于FPGA的Nios Ⅱ嵌入式系统中的应用方法,构建了一个包含主、从I2C总线控制器IP的可编程片上系统,在该系统上对多种电子器件进行了I2C总线传输测试,给出了应用实例。实验表明,该IP具有工作可靠、配置灵活和使用简便的特点。

开放性32位RISC处理器IP核的比较与分析

比较和分析了LEON2,OpenRISC1200,NiosII等3种开放性RISC处理器IP核的结构特点,然后分别以三种处理器为核心在FPGA平台上构建了一个评测系统,采用Dhrystone2.1基准测试程序评测了它们的性能。最后在0.18μm的CMOS工艺下进行了综合,给出了它们在ASIC平台下面积和频率的比较。

SOPC中NiosⅡ的LCD显示驱动IP设计

针对SOPC Builder系统没有提供128064液晶模块驱动的问题,以CBG128064液晶模块为例,采用有限状态机,用Verilog HDL语言设计了显示驱动IP核,并构建了基于NiosⅡ嵌入式处理器的片上系统。通过把显示驱动IP核下载到Cyclone系列FPGA上,验证了该设计的可行性。

基于FPGA的高速网络IP协议处理实现研究

实现了一种基于FPGA的嵌入式系统高速网络IP协议处理机制.通过在单片FPGA芯片中构建嵌入式微处理器、媒体访问控制器和嵌入式系统软件等模块实现了高速网络IP协议解析.在Xilinx公司XUPV5-LX110T开发板上进行了实际测试,结果表明基于FPGA的嵌入式系统设备高速网络互联是可行的.

SPI IP核及其在微投影系统中的应用

介绍了SPI总线控制器IP核的硬件结构与应用方法,并着重介绍了该IP核在微投影系统中的使用,以完成微显示芯片的初始化。实验表明,该SPI总线接口使用灵活,便于移植,并且稳定可靠。

基于网络处理器的IP路由器的方案设计

介绍了网络处理器硬件结构和软件开发平台,提出了基于网络处理器的16端口IP路由器的设计及其性能分析,重点说明了微引擎中接收和发送线程的微代码流程以及系统内资源的分配管理。

一种基于ASIP方法的互连IP节点设计

在研究多种互连IP节点功能的基础上,提出使用专用指令集处理器(ASIP)方法设计互连IP节点的基本功能集合,使得设计者可以实现对互连IP节点基本功能的复用,并添加定制设计以满足具体应用对互连IP节点的特定要求。ASIP方法允许设计者以编程的方式灵活地实现互连策略。DTV系统中一种互连IP节点的电路设计、仿真与综合结果验证了该设计的有效性。

基于嵌入式技术的IP机顶盒系统设计

作为电视机和宽带网络之间的接口，基于Internet协议的IP机顶盒可以实现家庭电视与Internet网络上数字内容服务的交互。介绍了一种基于嵌入式技术的IP机顶盒的总体设计方案。给出了基于ARM9和DSP双核处理器的系统硬件实现方案和基于层次结构理论的系统软件实现方案。该系统具有可控性高、数据处理能力强、扩展性好等特点。

申威平台高速网络数据处理框架的设计与实现

随着大数据时代网络流量的激增,传统内核网络协议栈由于内核切换开销占比高等原因导致现有基于内核的网络数据处理系统无法充分利用10 Gb乃至100 Gb的高速网卡收发能力。为了降低内核切换开销,开源DPDK用户态网络开发套件被提出以支持高速网络流量处理,并在x86平台得到大规模应用和部署。为了满足国产化信创和网络安全的要求,面向国产申威处理器平台设计并实现了一套基于DPDK的网络流量组包解析框架,充分利用DPDK的大页内存、无锁队列等机制,设计多线程并行以发挥申威处理器多核性能,支持常见基于TCP/UDP的多种应用层协议解析,并具有轻量化和可扩展特点。基于真实硬件平台实验结果表明,该框架性能比现有主流软件提高10%左右,为基于国产处理器平台的高速网络数据处理做了初步探索。

基于嵌入式处理器软核Nios Ⅱ的IP复用技术

本文阐述了Altera公司最新推出的嵌入式处理器软核Nios Ⅱ及其应用系统的开发过程,并结合汽车行驶记录仪的设计给出了一个基于Nios Ⅱ嵌入式处理器的应用实例。文章对现代数字系统设计中的IP复用方法进行了详细的介绍。

基于网络处理器的多维IP分类算法

IP分类算法是提高网络设备性能的关键,无冲突规则集则是正确进行IP报文分类的前提和保证。网络处理器IntelIXP1200具有强大的可编程能力和并行分组处理能力。本文在IXP1200处理器平台上设计实现了一种无冲突的多维IP分类算法,用于保证当规则数量增加时,网络设备的数据分组转发仍能够保持正确和高速。

基于龙芯IP核SoC芯片的FPGA验证技术研究

阐述了片上系统(SoC)设计的发展情况和现场可编程门阵列(FPGA)的独特优势,为基于龙芯I号处理器IP核的SoC设计了FPGA验证平台,并介绍了怎样利用该平台进行软硬件协同设计、SoC系统移植、IP核验证和运行实时操作系统。

基于嵌入式系统的TCP/IP协议栈的实现

uIP协议栈是一种免费的可实现的极小的TCP/IP协议栈,可以使用于由8位或16位微处理器构建的嵌入式系统。介绍了一种基于uIP0.9的小型TCP/IP协议栈在三星公司的嵌入式微处理器S3C44B0上的移植和实现过程。分析了uIP协议栈的结构和应用接口,描述了硬件开发板连接和组成,对uIP的研究和应用具有较好的参考价值。

基于TMS320DM642的IP视频电话的设计

本文提出了一种基于TI公司的TMS320DM642EVM平台的可视电话的解决方案,该方案是在单芯片上实现H.264视频和G.711音频的编解码算法并行实时处理,从而实现IP视频电话实时通信要求。

基于GO7007SB的IP-camera硬件设计与实现

在比较已有IP-Camera方案的基础上提出了以MPEG-4编码芯片GO7007SB和嵌入式处理器S3C2410A为核心的性价比极高的IP-Camera实现方案。介绍了方案的硬件整体框架和各部分硬件模块的设计实现。

基于NiosⅡ处理器的通用AD IP核的设计与实现

提出了一种采用基于NiosⅡ处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosⅡ系统中使用,且整个IP核的控制与运算逻辑由一片FPGA芯片来完成。

基于Intel IXP2350的IP-DSLAM系统的研究与实现

IXP2350是Intel公司推出的新一代网络处理器,具有强大的网络处理性能、高度的可编程性、灵活的网络处理功能。DSLAM是xDSL技术的一种应用最广泛的局端接入设备。提出了一种基于IXP2350的IP-DSLAM的实现方案,系统可连接64路ADSL用户线路,解决了系统局端的接入问题。

基于BCM1250处理器的IP/DVB网关设计

IP网络和电视网络的融合需要转换协议,基于BCM1250网络处理器研发了一款网关设备即IP/DVB网关,来实现IP网络和DVB网络之间的连接与数据交换,通过它,电视Cable接入网络就能接收和传输IP网络的数据,该网关能支持0～180Mbps的高速数据转换与传输,并具备更高速的处理扩充能力。