向左走:先进制程 向右走:IP复用

如果将Chiplet比喻为积木,那么IP就是一个个小积木,包括接口IP、模拟IP、存储器和逻辑库、处理器解决方案、安全IP等等。与追求先进制程的激进相比,Chiplet代表的是芯片设计的实用主义,通过IP重复使用带来成本效益。

片上系统中的IP复用

ＩＰ（Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ）复用技术是提高片上系统设计效率、缩短设计周期的一个关键。本文简要介绍了ＩＰ产生的原因、ＩＰ的概念与分类，分析了可复用ＩＰ的设计流程及相关工具，探讨了片上系统设计中的ＩＰ复用以及当前面临的主要问题，最后指出了ＩＰ的市场前景和未来发展趋势。

IP复用技术的研究

IP复用技术是目前 SOC设计方法的关键。首先介绍了 IP复用技术发展的历程以及 IP采用的形式、分类 ,提出了 IP复用的途径 ,比较了硬 IP和软 IP在 SOC设计中的复用过程 ,并提出了一种基于移植的硬 IP复用技术 ;最后 ,结合芯片开发实例 ,阐述了在视频增强处理芯片开发过程中所采用的

基于IP复用的片上级系统的构建与验证

以一款基于IP复用的片上级系统(SHU-MV07)的设计过程为具体对象,介绍了多个IP核嵌入同一个系统所遇到的问题和解决方法;不仅给出每个IP核的嵌入方案,而且给出了整个片上级系统的验证方法;对于由模拟的IP核的嵌入而带来的验证问题,提出了一种基于NanoSim的混合信号条件下的全芯片级的验证方法;采用本方法验证了数模混合系统级的芯片(SHU-MV07)的时间大大缩短,并且通过了流片一次成功,证明了本方法的有效性。

小面积高性能的SHA-1/SHA-256/SM3IP复用电路的设计

Hash算法的快速发展导致了两个问题,一个是旧算法与新算法在应用于产品时更新换代的问题,另一个是基于应用环境的安全性选择不同算法时的复用问题。为解决这两个问题,实现了SHA-1/SHA-256/SM3算法的IP复用电路,电路采用循环展开方式,并加入流水线的设计,在支持多种算法的同时,还具有小面积高性能的优势。首先,基于Xilinx Virtex-6FPGA对电路设计进行性能分析,电路共占用776Slice单元,最大吞吐率可以达到0.964Gbps。然后,采用SMIC 0.13μm CMOS工艺实现了该设计,最后电路的面积是30.6k门,比单独实现三种算法的电路面积总和减小了41.7%,工作频率是177.62 MHz,最大吞吐率达到1.34Gbps。

基于IP复用技术的DMA控制器IP核设计

本文介绍了一种可与8051等微控制器配合使用的8位DMA控制器的设计,在文章中着重讨论了在设计中基于IP复用技术的设计方法和开发流程。

基于嵌入式处理器软核Nios Ⅱ的IP复用技术

本文阐述了Altera公司最新推出的嵌入式处理器软核Nios Ⅱ及其应用系统的开发过程,并结合汽车行驶记录仪的设计给出了一个基于Nios Ⅱ嵌入式处理器的应用实例。文章对现代数字系统设计中的IP复用方法进行了详细的介绍。

一种基于FPGA的IP复用器的设计与实现

以传统复用器技术和TSOVERIP技术为基础,提出了一种基于FPGA的IP复用器的设计与实现方法,该方法不仅能够处理传统MPEG-2标准的TS流数据,也能处理IP包格式封装的TS流数据。既实现了TS流的复用功能,也实现了MPEG-2协议到IP协议的相互转换功能。重点阐述了IP复用器的整体实现框图和各个核心模块的实现方法。

IP复用的FSPLC微处理器SOC设计

设计了一种专用PLC微处理器SOC模块FSPLC,基于IP核复用方法和SOC技术复用第三方AVRAT90S1200IP核基础上集成了自行设计的LP、BP、MBI、CBI、BBI等模块,以AlteraNiosII开发板作为验证平台对实际的PLC应用程序做了可行性验证,FSPLC具有快速处理PLC梯形图程序、快速处理指令表语句中复杂的嵌套逻辑运算、PLC之间CAN总线通讯等优点。

高级信号处理系统单芯片实现中的IP复用技术

介绍了基于xilinx ISE 4.li设计平台的超大规模数字集成电路设计流程并使用Core- gen IP工具实现IP复用,在此基础上采用Virtex-Ⅱ器件完成了相参雷达高度表信号处理系统的单芯片实现(SOC)。以多普勒滤波器的设计为例子详细介绍Coregen IP的参数设计、数据格式转化及调用,并采用VHDL描述、原理图编辑(ECS)、CORE Generator等多种设计工具进行电路仿真和交互设计,最后给出部分仿真结果。

以IP复用为核心发展专用集成电路设计产业

发展ASIC设计产业必须以IP复用为核心。提出了在系统级芯片设计中应用IP复用所面临的问题和解决办法 ,对IP市场现状进行分析 ,探讨了我国ASIC产业发展对策。

业界着手解决IP复用问题

寻求降低成本和缩短上市周期是一个很久以来人们一直在探索的问题,这个问题催生出诸如亨利福特的组装生产线,以及近来的6sigma方法学等创新。显然,SOC设计人员和制造业者需要面临同样的问题。

IP软核的VHDL设计与复用方法研究

随着超大规模集成电路技术的不断发展 ,集成电路的集成度越来越高 ,片上系统 ( So C)的规模越来越大 ,因此片上系统的设计变得越来越复杂 .由于采用 IP核复用技术可以简化多功能芯片的设计 ,开发 IP核成为当前片上系统的重要设计手段 .文中重点描述了 IP核的设计技术 ,并以IIC( I2 C)总线控制器 IP核为例说明 IP软核的设计方法 ,包括有限状态机的应用 .最后通过复用I2 C和 RISC体系结构的 8位微控制器的 IP核 ,构建了一个 So C系统 ,由此来分析和研究复用技术 .

基于IP核复用的SoC设计技术探讨

以IP(IntellectualProperty)核复用为基础的SoC(SystemonaChip,简称SoC)设计是以软硬件协同设计为主要设计方法的芯片设计技术。本文从IP核复用技术、软硬件协同设计技术两个方面探讨了SoC设计中的关键技术。其中以OCP及Wishbone总线为例,总结了片上总线的特点及其接口技术,讨论了IP核复用技术的应用方法及优势;通过与传统的IC设计相比较,描述了软硬件协同设计的流程特征,并探讨了软硬件协同仿真技术,同时其发展趋势作了展望。

基于IP的DVB实时复用器中时序处理算法

DVB实时复用器在复用过程中需要对MPEG-2传输流(TS)中的时序关系进行处理,传统的处理算法只对MPEG-2时序中的PCR值进行了处理,所以在处理基于IP的DVB复用器中的时序关系时,传统算法存在着局限性.为了突破传统算法的局限,提出了一种不依赖于原始流中时序关系的校正算法,并且在对PCR进行校正的同时,按照视频缓冲检验器(VBV)的工作方式对DTS和PTS也进行了校正,使复用输出的TS流符合MPEG-2标准.最后,通过硬件平台和实验环境对所提出的时序处理算法进行了实际测试,并验证了算法的可行性.

系统芯片设计中的可复用IP技术

可复用IP技术是系统芯片(SOC)设计业的关键技术之一,IP复用能够提高SOC的设计效率,缩短生产周期。鉴于此,论述了IP的基本概念与分类、IP模块的设计和基于IP复用技术的SOC设计过程,并讨论了IP设计与应用中的一些要点,如IP模块的接口、IP的产权保护和IP的选用等。

可复用SVPWM IP核的设计与实现

为了提高全数字交流伺服系统中各个功能模块的可复用性,缩短开发周期,分析了可复用IP核的设计方法与准则,依据电压空间矢量脉宽调制原理,采用自顶向下的设计方法,给出了系数整定、扇区判断、时间计算与分配、数据锁存以及PWM生成等模块的设计方法,实现了一种采用FPGA和可复用知识产权核(IP Core)相结合的全数字化速度伺服系统。仿真结果表明,该系统能够在8μs内完成矢量控制算法,其电流环、速度环的采样频率可达到20kHz以上,具有响应快速,调速范围宽等优点,此IP核功能正确,可以作为一个独立的模块嵌入到全数字交流伺服系统中。

面向IP核测试复用的测试环设计

提出了一种改进的测试环单元设计.它在传统的P1500测试环单元基础上添加一个多路器,实现了对测试环单元的功能数据路径测试,并解决了测试环扫描链在扫描移位过程中的安全移位问题,同时还可以降低扫描移位过程中产生的动态测试功耗;在分析了两种典型测试环P1500测试环以及飞利浦TestShell测试环的基础上,提出了一种三态测试环结构.该结构允许共用同一条测试总线的不同IP核直接连接到测试总线上.