一种安全可靠性高的全新IP核保护方法

提出了一种基于3DES加(解)密双方认证系统的IP核保护方法,主要用于保护基于SRAMD工艺FPGA设计的IP核电路。在配置好的FPGA中,通过IP核外附加的内部保护电路和外部验证设备之间的互相通信认证,确认使用者的合法性,可有效防止IP核信息配置到FPGA过程中的非法盗取。详细介绍了这种新IP核保护方法的原理、结构和实现过程,并设计了一套基于此技术的简化双方认证系统。

一种基于电路划分的模拟电路IP核保护算法

提出了一种基于电路划分的模拟电路IP核保护算法.首先将模拟电路建模成带权超图,利用最大割划分算法进行划分,通过对割边线网进行加密,从而扰乱模拟电路的拓扑结构.通过对典型的模拟电路进行实验验证和理论分析,本算法可以有效保护模拟电路IP核的内容,不影响版图制作和后端功能验证,同时对仿真性能和面积开销的影响也在可接受的范围.

利用LUT替换的FPGA保护数字水印技术

提出一种新的基于查找表替换的IP核数字水印技术,利用基于存储式逻辑阵列块(Memory Logic ArrayBlock,MLAB)的RAM结构替换原设计文件中的查找表,在其中添加水印数据.使用此方法使嵌入的水印可以避免被优化工具删除,提高了数字水印的安全性.实验表明,此方法嵌入数字水印的效率高,资源开销较低,优于其它基于查找表的数字水印方法.