基于FPGA的IRIG-B码国军标编解码设计

IRIG-B码作为航天航空遥测系统的主要时间,起着关键作用,IRIG-B码出自美国IRIG-106标准,所以IRIG-B码相关产品设计时也多以美标为主。随着国产化进程的不断推进,国产遥测系统中自主核心技术更是起到主导作用。设计基于IRIG-B码国军标,使用FPGA作为核心控制器,可高效精确地将GPS时间编码输出为B(DC)码格式,也可将B(AC)码时间快速准确的解析出来,经测试验证基于FPGA的IRIG-B码国军标标准的编解码设计准确度高、稳定性强,可应用在相关测试设备中。

FPGA实现IRIG-B(DC)码编码和解码的设计

为达到IRIG-B码与时间信号输入、输出的精确同步,采用现代化靶场的IRIG-B码编码和解码的原理,从工程的角度出发,提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构,设计中会涉及到几个不同的时钟频率,FPGA对时钟的同步性具有灵活性、效率高、且功耗低,抗干扰性好的特点。结果表明,FPGA能够确保为从设备提供同源的时钟基准,使时钟与信号的延迟控制在200 ns以内,从而得到了IRIG-B码与时间精确同步的效果。

基于FPGA的IRIG-B(AC)时间码解码器的设计

为了解决IRIG-B(AC)码解码精度低的问题,提高解调系统的稳定性,提出了一种利用高性能FPGA实现解调IRIG-B(AC)码的解码器。通过调用FPGA的IP核生成乘法器与FIR低通滤波器,将B(AC)码中的交流分量滤除掉,然后根据其幅值进行解调。该解码器能够快速准确地解调出IRIG-B(AC)码的时间信息,并输出与此时间信息对应的秒脉冲,通过输出端口将解调出的时间信息传输到上位机显示。通过大量试验证明该解码器准确度高、稳定性强,能够满足各种应用场所对IRIG-B(AC)码授时的要求。

MSP430F149在IRIG-B码解码中的应用

MSP430系列单片机是一种16位的单片机,具有集成度高、超低功耗等优点;MSP430F149的ADC12模块支持快速的12位A/D转换,并带有采样保持电路,具有内部参考电压发生器,将其应用在IRIG-B码(AC码)的解调中,IRIG-B码是标准时间码格式之一,广泛地应用于靶场时间信息的传递和各系统的时间同步;详细介绍了自动增益电路和解码电路的硬件设计和IRIG-B码数字解调技术的原理及方法;MSP430的软件采用C语言编写,使程序有很强的可移植性;结果表明,该系统运行稳定,同步精度高,具有较强的抗干扰能力和实际应用价值。

一种光IRIG-B/FT3码自适应技术及其在智能变电站测试仪器中的应用

为适应电力设备测试仪器的低成本、智能化、便携化需求,提出了一种光IRIG-B/FT3码自适应技术。该技术利用高频时钟对光串口IRIG-B/FT3码流进行处理,并根据两种输入码在编码特征和码流速率上的差异,自动识别光IRIG-B码报文和IEC60044-8(FT3)采样值报文,扩展了智能变电站测试仪器的功能。基于该技术研制的手持式智能变电站测试仪器,已成功应用于多个国内变电站的系统联调和现场测试。实测结果表明该技术的有效性和实用性,从而达到了减少测试仪器接口的数量、降低测试仪器功耗和成本的目的。

基于FPGA的IRIG-B(DC)码同步解码设计

介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。

IRIG-B码的产生与解调系统设计与实现

给出了一种基于ISA总线的B码产生与解调系统设计的新方法。B码产生模块从某个时间初始值开始运行产生时间信息,并按照国际通用的B码格式,产生出与当前时间对应的B码信号,其中运行初始值可由微机通过ISA总线任意设置;B码解调模块将标准时统设备送来的B码信号,通过电平转换之后送入FPGA,由FPGA通过内部逻辑解调出8421码格式的天、时、分、秒信息,通过ISA总线送入微机,以校准本机的系统时间。本系统可用于时统设备的调试与检修,也可作为实践教学设备使用,使所属人员了解IRIG-B码的结构及工作流程。设计具有灵活性和开放性的特点。

基于FPGA的IRIG-B (DC)码解码卡的设计

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。

GPS&IRIG-B码时间系统分析

GPS&IRIG-B码时间系统把GPS卫星信号和现代化靶场间通用的IRIG-B(Inter-RangeInstrumentationGroup,靶场仪器组B型格式)串行时间码封装于一体,通过PCI总线与计算机联系起来,提供高精度的定时服务。此接收板具有集成度高、体积小、工作稳定的特点。该文详细阐述了IRIG-B码标准,并从工程实施的角度出发,说明此时间系统的软硬件设计过程。

基于FPGA的IRIG-B编解码设计与实现

随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码和二进制码之间相互转换的迭代算法;结合FPGA设计方法对IRIG-B编码和解码方法进行了研究;通过对实验方法进行仿真,结果表明该方法能够正确有效的对时间信息进行IRIG-B格式的解码和编码,并且FPGA内部的实现形式可以大大减少外部芯片及电路的使用,从而大幅提升产品的可靠性和可移植性。

IRIG106数字记录标准研究

为便于飞行数据的信息共享和处理,介绍IRIG106第十章数字记录标准,分析该标准的数据格式和记录结构,并使用其完成MPEG2编码数据的记录。

IRIG-B码在时间同步系统中的应用

当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传递,采用IRIG-B码作为时间双向对比法中的时间传递码元,利用FPGA实现了IRIG-B码的编码与解码,可以发现利用FPGA实现的IRIG-B码比传统的利用单片机实现IRIG-B码具有更多的优点:占用的FPGA资源少,语言结构简单易用实现,并且得到的IRIG-B码精度高。

基于FPGA的时统设备的IRIG-B时间码设计

提出了一种以FPGA为核心，外围控制电路与D／A转换电路相结合的方法实现的IRIG-B DC码和AC码元的设计，重点分析了FPGA内部模块的具体实现过程．该设计既能检测时统设备输入端口是否工作正常，同时也能检测时统内部守时功能和交流码调制比的范围．

提高IRIG—B码编码器时间同步精度方法的研究

提出了以单片微处理器为核心、辅以高速时间同步单元的电路方案，采用软硬件结合方法，设计并实现了IRIG—B码编码器。经验证，该方案结构简单，成本低，同步精度高，符合电力行业标准，满足电力系统运行要求。

基于AVR单片机的IRIG-B码授时系统设计与实现

针对野外测量站点测量控制仪器对时的需求,采用AVR单片机为控制核心,通过GPS模块获取准确时间,利用AVR单片机的PWM功能生成IRIG-B(Inter-Range Instrumentation Group-B,靶场仪器组B型码),研制了一套IRIG-B码授时系统.阐述了设计思路和软硬件设计思想,给出了原理框图及部分线路图.

基于IRIG106第十章标准的1553B数据处理技术研究

IRIG 106第十章标准是当前飞行试验机载数据主要记录格式。提出1553B数据处理新模型,将数据处理任务分解成排故和特定科目试飞鉴定两种需求,采用不同的数据处理策略;摒弃复杂的专业数据库,使用两种简单的数据结构创建1553B ICD信息文件;研究1553B协议分析算法,从原始数据文件中将二进制1553B消息100%转换为排故用的文本格式,并直接计算1553B消息物理量。数据处理结果表明,1553B数据处理新方法可行,降低了1553B数据处理难度,数据处理效率高,已在型号试飞中取得良好效果。

IRIG-B格式时间编码电路的设计

IRIG-B格式时间码(简称B码)为国际通用时间格式码,通常用于对各种需要时间信号设备的时间同步。笔者对IRIG-B码的格式作了详细介绍,并给出了系统部分硬件组成和软件编程图。

GPS与IRIG-B在电网授时系统中的应用

IRIG-B格式时间码(简称B码)是IRIG(美国靶场间仪器组)提出的时间编码序列中的一种,被广泛应用于各系统的时间同步。GPS即全球定位系统(Global Positioning System)是美国的新一代卫星导航与定位系统。可用于各系统的精确授时。文中分析了两者结合在一起构成的授时系统在电厂中的应用和前景。

IRIG-B(DC)码在光纤高精度授时设备中的应用

为了实现光纤授时设备输入/输出标准IRIG_B(DC)码,提出了一种基于FPGA的IRIG-B(DC)编解码设计方案。通过Quartus II建立工程文件,采用Verilog HDL语言设计了B(DC)码编解码电路,解决了传统设计中B码准秒时刻对齐和1PPS恢复的问题。

基于CPLD的IRIG-B码解码器设计与实现

IRIG-BDC码为国际通用时间格式码,以其实际优越性能,成为时统设备首选的标准码型,用于各系统的时间同步。本文给出了一种基于ISA总线的B码解码器电路设计的新方法。将标准时统设备送来的IRIG-B码,通过专用通道送入CPLD,由CPLD解码出8421码格式的天、时、分、秒信息,送入主计算机,以校准本机的系统时间,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时具有较强的抗干扰能力。