基于FPGA的IRIG-B标准DC code编码器VHDL设计

为了实现靶场时统终端输出IRIG B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG B标准的DC code信号。经过实践验证,该电路具有实现方法简单、电路稳定性好、精度高的特点,实测同步精度小于1μs。

基于FPGA的IRIG-B码国军标编解码设计

IRIG-B码作为航天航空遥测系统的主要时间,起着关键作用,IRIG-B码出自美国IRIG-106标准,所以IRIG-B码相关产品设计时也多以美标为主。随着国产化进程的不断推进,国产遥测系统中自主核心技术更是起到主导作用。设计基于IRIG-B码国军标,使用FPGA作为核心控制器,可高效精确地将GPS时间编码输出为B(DC)码格式,也可将B(AC)码时间快速准确的解析出来,经测试验证基于FPGA的IRIG-B码国军标标准的编解码设计准确度高、稳定性强,可应用在相关测试设备中。

基于FPGA的时统设备的IRIG-B时间码设计

提出了一种以FPGA为核心，外围控制电路与D／A转换电路相结合的方法实现的IRIG-B DC码和AC码元的设计，重点分析了FPGA内部模块的具体实现过程．该设计既能检测时统设备输入端口是否工作正常，同时也能检测时统内部守时功能和交流码调制比的范围．

MSP430F149在IRIG-B码解码中的应用

MSP430系列单片机是一种16位的单片机,具有集成度高、超低功耗等优点;MSP430F149的ADC12模块支持快速的12位A/D转换,并带有采样保持电路,具有内部参考电压发生器,将其应用在IRIG-B码(AC码)的解调中,IRIG-B码是标准时间码格式之一,广泛地应用于靶场时间信息的传递和各系统的时间同步;详细介绍了自动增益电路和解码电路的硬件设计和IRIG-B码数字解调技术的原理及方法;MSP430的软件采用C语言编写,使程序有很强的可移植性;结果表明,该系统运行稳定,同步精度高,具有较强的抗干扰能力和实际应用价值。

GPS&IRIG-B码时间系统分析

GPS&IRIG-B码时间系统把GPS卫星信号和现代化靶场间通用的IRIG-B(Inter-RangeInstrumentationGroup,靶场仪器组B型格式)串行时间码封装于一体,通过PCI总线与计算机联系起来,提供高精度的定时服务。此接收板具有集成度高、体积小、工作稳定的特点。该文详细阐述了IRIG-B码标准,并从工程实施的角度出发,说明此时间系统的软硬件设计过程。

FPGA实现IRIG-B(DC)码编码和解码的设计

为达到IRIG-B码与时间信号输入、输出的精确同步,采用现代化靶场的IRIG-B码编码和解码的原理,从工程的角度出发,提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构,设计中会涉及到几个不同的时钟频率,FPGA对时钟的同步性具有灵活性、效率高、且功耗低,抗干扰性好的特点。结果表明,FPGA能够确保为从设备提供同源的时钟基准,使时钟与信号的延迟控制在200 ns以内,从而得到了IRIG-B码与时间精确同步的效果。

一种光IRIG-B/FT3码自适应技术及其在智能变电站测试仪器中的应用

为适应电力设备测试仪器的低成本、智能化、便携化需求,提出了一种光IRIG-B/FT3码自适应技术。该技术利用高频时钟对光串口IRIG-B/FT3码流进行处理,并根据两种输入码在编码特征和码流速率上的差异,自动识别光IRIG-B码报文和IEC60044-8(FT3)采样值报文,扩展了智能变电站测试仪器的功能。基于该技术研制的手持式智能变电站测试仪器,已成功应用于多个国内变电站的系统联调和现场测试。实测结果表明该技术的有效性和实用性,从而达到了减少测试仪器接口的数量、降低测试仪器功耗和成本的目的。

基于FPGA的IRIG-B码解码器设计

针对FPGA的结构与性能特点,深入分析了以往使用单片机或复杂的可编程逻辑器件(complicated programmable logic device,CPLD)实现IRIG-B码(DC码)解码的优缺点;提出了一种基于现场可编程门阵列(field programmable gate array,FPGA)来实现对B码(DC码)的解码及周期信号输出的新方法;该方法基于一片FPGA芯片,与以往的各种方法相比,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时提高了同步精度,具有较强的抗干扰性.

基于FPGA的IRIG-B(AC)时间码解码器的设计

为了解决IRIG-B(AC)码解码精度低的问题,提高解调系统的稳定性,提出了一种利用高性能FPGA实现解调IRIG-B(AC)码的解码器。通过调用FPGA的IP核生成乘法器与FIR低通滤波器,将B(AC)码中的交流分量滤除掉,然后根据其幅值进行解调。该解码器能够快速准确地解调出IRIG-B(AC)码的时间信息,并输出与此时间信息对应的秒脉冲,通过输出端口将解调出的时间信息传输到上位机显示。通过大量试验证明该解码器准确度高、稳定性强,能够满足各种应用场所对IRIG-B(AC)码授时的要求。

基于FPGA的IRIG-B(DC)码同步解码设计

介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。

基于FPGA的IRIG-B (DC)码解码卡的设计

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。

基于IRIG-B码的软件化测控系统时间同步方法研究

利用软件实现测控信号处理将成为未来测控系统的发展趋势。针对通用计算机处理时延的不确定性问题,根据软件化测控系统中数据块式的传输模式,提出基于B码的系统时间同步方法,能够为数据处理、存储及事后分析提供精确的时间定位。方法按照国际通用的B码格式,通过A/D端口将B码流与测控信号同时送入计算机,采用纯软件解调出8421码格式的天、时、分、秒信息,并利用采样率计数进行初始相位估计,可实现测控数据的精确校时,同时利用误差校正降低A/D采样时钟漂移对时间同步的影响。设计无需外部设备辅助,具有配置灵活和低损耗的特点。

提高IRIG—B码编码器时间同步精度方法的研究

提出了以单片微处理器为核心、辅以高速时间同步单元的电路方案，采用软硬件结合方法，设计并实现了IRIG—B码编码器。经验证，该方案结构简单，成本低，同步精度高，符合电力行业标准，满足电力系统运行要求。

基于FPGA的IRIG-B编解码设计与实现

随着系统间时间同步要求的提高,IRIG-B码被越来越多的应用于系统间的时统模块中;针对传统的单片机及专用芯片实现方法已经不能满足产品的可靠性和可移植性的问题,对基于FPGA的IRIG-B编解码设计和实现方法进行了研究;提出了一种将BCD码和二进制码之间相互转换的迭代算法;结合FPGA设计方法对IRIG-B编码和解码方法进行了研究;通过对实验方法进行仿真,结果表明该方法能够正确有效的对时间信息进行IRIG-B格式的解码和编码,并且FPGA内部的实现形式可以大大减少外部芯片及电路的使用,从而大幅提升产品的可靠性和可移植性。

IRIG-B(AC)时间码分配器设计

文中论述一种IRIG-B(AC)时间码分配器设计,将1路IRIG-B(AC)时间码信号扩展成8路输出到飞机上不同部位的各个设备,主要研究机载环境下将一路IRIG-B(AC)码信号抽引出来,进行增益调节、阻抗匹配等处理后,输出多路相互独立的差分IRIG-B(AC)码信号。该分配器已应用到某型飞机试飞任务中,具有良好的稳定性,能够满足机上测试系统多台高速摄像机及采集记录设备的时间同步需求。

IRIG-B码在时间同步系统中的应用

当前,越来越多的系统是由分布在不同位置的多个分系统组成的,实现各个分系统之间的时间同步成为一个重要的研究课题。为了实现两站的时间同步,采用了时间双向对比法,在时间双向对比法中,要实现两站的时间同步,两站之间必须进行信息的传递,采用IRIG-B码作为时间双向对比法中的时间传递码元,利用FPGA实现了IRIG-B码的编码与解码,可以发现利用FPGA实现的IRIG-B码比传统的利用单片机实现IRIG-B码具有更多的优点:占用的FPGA资源少,语言结构简单易用实现,并且得到的IRIG-B码精度高。

IRIG-B格式时间编码电路的设计

IRIG-B格式时间码(简称B码)为国际通用时间格式码,通常用于对各种需要时间信号设备的时间同步。笔者对IRIG-B码的格式作了详细介绍,并给出了系统部分硬件组成和软件编程图。

基于MSP430＋FPGA的IRIG-B码时统设计

MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬件设计。MSP430的软件采用C语言编写,使程序有很强的可移植性。

基于AVR单片机的IRIG-B码授时系统设计与实现

针对野外测量站点测量控制仪器对时的需求,采用AVR单片机为控制核心,通过GPS模块获取准确时间,利用AVR单片机的PWM功能生成IRIG-B(Inter-Range Instrumentation Group-B,靶场仪器组B型码),研制了一套IRIG-B码授时系统.阐述了设计思路和软硬件设计思想,给出了原理框图及部分线路图.

利用FPGA的IRIG-B码解码新方法

时间统一是现代航天和常规武器试验靶场的重要组成部分,本文提出了一种兼顾准确度和实时性的解码方法。该方法根据IRIG-B码的信号特征,设计了一种新的解码算法。根据脉冲宽度调制波形在寄存器中预设数值,将IRIG-B码和移位寄存器进行移位比对,识别码字以及解析时间信息;根据起始标志信息特点预设111111110011111111移位比对,触发秒脉冲并输出1 pps信号。使用Model Sim进行了仿真,并下载到在Xilinx的XC3S1000芯片上实现。实验测试结果,秒脉冲触发误差小于20 ns。本文提出的方法具有精度高、简单实用、效率高等优点,具有较强的抗干扰性。