基于FPGA的IRIG-B(AC)时间码解码器的设计

为了解决IRIG-B(AC)码解码精度低的问题,提高解调系统的稳定性,提出了一种利用高性能FPGA实现解调IRIG-B(AC)码的解码器。通过调用FPGA的IP核生成乘法器与FIR低通滤波器,将B(AC)码中的交流分量滤除掉,然后根据其幅值进行解调。该解码器能够快速准确地解调出IRIG-B(AC)码的时间信息,并输出与此时间信息对应的秒脉冲,通过输出端口将解调出的时间信息传输到上位机显示。通过大量试验证明该解码器准确度高、稳定性强,能够满足各种应用场所对IRIG-B(AC)码授时的要求。

基于EPM7160S的IRIG-B(AC)码调制设计

为提高AC码的调制精度,减小电路板面积,提出基于EPM7160S的IRIG-B(AC)码调制设计。介绍EPM7160S的结构及特点,详细阐述IRIG-B码标准。该设计成功解决了AC码调制精度问题。这种方法具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时具有较强的抗干扰性,是一种成功的硬件解决方案。

基于FPGA极性自适应IRIG-B(AC)码解调器设计与实现

时码钟是靶场测控系统中的重要组成部分,为全系统数据提供统一的时间基准,一旦授时出现问题,将会给数据处理带来很大问题。为了保障时码钟稳定、正确授时,某型遥测装备时码钟设计使用了一种极性自适应IRIG-B(AC)码解调器,在FPGA中增加AC码秒时刻点稳定性判决逻辑,经过实践验证,该型时码钟解调器解决了因外部钟源和信道的影响导致装备终端输入信号质量变差带来的影响。

机载设备IRIG-B(AC)码的滤波及其数字相位补偿

为了解决机载环境下交流B码信号中的噪声和畸变问题,提高解码的精度和稳定性,设计了中心频率在1 kHz的带通滤波器对IRIG-B码信号进行滤波;然后,针对滤波后所引入的相位差设计了一个数字补偿电路,对1 PPS信号进行相位校准,消除相位误差。实验结果表明:滤波有效地抑制了信号中的噪声,还将失真的信号还原成真实的信号,无用的频率信号以-34 dB/十倍频率的水平得到抑制;经过数字相位补偿后,不仅消除了由于滤波所引入的相位差,而且消除了由于过零器的过零精度等所引入的相位差,1 PPS准时点的精度由文献[1]的优于10μs提高到了优于3μs。该设计满足机载环境下交流时间码的解码要求,消除了噪声的干扰和信号的失真,提高了解码的精度和稳定性。

基于CPLD的IRIG-B(AC)时间码解调器研制

介绍了一种基于CPLD的IRIG-B(AC)码解调电路设计。该IRIG-B(AC)码解调电路具有实时秒脉冲和时、分、秒时间信息并行输出等功能。具有硬件电路和软件编程简单,AC码解调精度高,灵活度和稳定性高,可以方便的进行电路移植,是一种成功的IRIG-B(AC)时间码解调方案。

IRIG-B(AC)码的一种数字调制方法

介绍了由IRIG-B(DC)码调制IRIG-B(AC)码的原理,并提出了一种基于FPGA实现的IRIG-B(AC)码的数字调制方法,详细讨论了该方法实现的设计原理及技术关键点。并对设计方法给出实验论证,其具有良好的性能指标。

基于FPGA和数字法的IRIG-B(AC)码的解码设计

为了解决IRIG-B(AC)码解码精度低、稳定性不高的问题,提出了一种高精度、高稳定性的B(AC)码解码设计方法。使用FPGA和ADS8365芯片,采取乘法器和数字滤波器相结合的数字电路解码方式,解调出B(AC)码中的时间信息并输出秒脉冲信号。经试验验证,系统可长时间、无误码地输出时间信息以及偏差在微妙级内的秒脉冲信号,能够满足各种应用场所对IRIG-B(AC)码授时的要求。

一种IRIG-B码与天线测角同步采集装置的设计

卫星定轨需要对多个地面测控站上传的测角数据进行融合计算,测角数据的准确性将直接关系到卫星轨道计算结果的精度。测角数据的时间信息通常采用IRIG-B码系统提供,现阶段测控系统的时间同步精度已经达到纳秒级,但天线角度与时间同步精度受制于通信时延仅有毫秒级精度。针对测控领域的测角数据精度要求,本文提出了一种基于IRIG-B码与天线测角同步采集装置的设计方案,通过高速时钟对IRIG-B码信号进行采集和解调,在采集到IRIG-B码脉冲信号前沿进行天线角度锁存与采集,采集同步误差<±0.1μs。该设计已在某高精度15 m测控站系统中成功应用。

基于FPGA的IRIG-B(DC)码同步解码设计

介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。

一种光IRIG-B/FT3码自适应技术及其在智能变电站测试仪器中的应用

为适应电力设备测试仪器的低成本、智能化、便携化需求,提出了一种光IRIG-B/FT3码自适应技术。该技术利用高频时钟对光串口IRIG-B/FT3码流进行处理,并根据两种输入码在编码特征和码流速率上的差异,自动识别光IRIG-B码报文和IEC60044-8(FT3)采样值报文,扩展了智能变电站测试仪器的功能。基于该技术研制的手持式智能变电站测试仪器,已成功应用于多个国内变电站的系统联调和现场测试。实测结果表明该技术的有效性和实用性,从而达到了减少测试仪器接口的数量、降低测试仪器功耗和成本的目的。

GPS&IRIG-B码时间系统分析

GPS&IRIG-B码时间系统把GPS卫星信号和现代化靶场间通用的IRIG-B(Inter-RangeInstrumentationGroup,靶场仪器组B型格式)串行时间码封装于一体,通过PCI总线与计算机联系起来,提供高精度的定时服务。此接收板具有集成度高、体积小、工作稳定的特点。该文详细阐述了IRIG-B码标准,并从工程实施的角度出发,说明此时间系统的软硬件设计过程。

基于FPGA的IRIG-B (DC)码解码卡的设计

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。

基于AVR单片机的IRIG-B码授时系统设计与实现

针对野外测量站点测量控制仪器对时的需求,采用AVR单片机为控制核心,通过GPS模块获取准确时间,利用AVR单片机的PWM功能生成IRIG-B(Inter-Range Instrumentation Group-B,靶场仪器组B型码),研制了一套IRIG-B码授时系统.阐述了设计思路和软硬件设计思想,给出了原理框图及部分线路图.

基于CPLD的IRIG-B码解码器设计与实现

IRIG-BDC码为国际通用时间格式码,以其实际优越性能,成为时统设备首选的标准码型,用于各系统的时间同步。本文给出了一种基于ISA总线的B码解码器电路设计的新方法。将标准时统设备送来的IRIG-B码,通过专用通道送入CPLD,由CPLD解码出8421码格式的天、时、分、秒信息,送入主计算机,以校准本机的系统时间,具有灵活性、开放性、简单实用、体积小、功耗低的优点,同时具有较强的抗干扰能力。

基于IRIG-B码的软件化测控系统时间同步方法研究

利用软件实现测控信号处理将成为未来测控系统的发展趋势。针对通用计算机处理时延的不确定性问题,根据软件化测控系统中数据块式的传输模式,提出基于B码的系统时间同步方法,能够为数据处理、存储及事后分析提供精确的时间定位。方法按照国际通用的B码格式,通过A/D端口将B码流与测控信号同时送入计算机,采用纯软件解调出8421码格式的天、时、分、秒信息,并利用采样率计数进行初始相位估计,可实现测控数据的精确校时,同时利用误差校正降低A/D采样时钟漂移对时间同步的影响。设计无需外部设备辅助,具有配置灵活和低损耗的特点。

基于FPGA的IRIG-B(DC)解码编码器设计

针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输出。主要阐述了IRIG-B(DC)码的格式,详细介绍了IRIG-B(DC)码解码编码器的软硬件设计,在实验室搭建测试环境对该设计进行了测试验证,结果表明该设计能够稳定可靠运行。

利用FPGA的IRIG-B码解码新方法

时间统一是现代航天和常规武器试验靶场的重要组成部分,本文提出了一种兼顾准确度和实时性的解码方法。该方法根据IRIG-B码的信号特征,设计了一种新的解码算法。根据脉冲宽度调制波形在寄存器中预设数值,将IRIG-B码和移位寄存器进行移位比对,识别码字以及解析时间信息;根据起始标志信息特点预设111111110011111111移位比对,触发秒脉冲并输出1 pps信号。使用Model Sim进行了仿真,并下载到在Xilinx的XC3S1000芯片上实现。实验测试结果,秒脉冲触发误差小于20 ns。本文提出的方法具有精度高、简单实用、效率高等优点,具有较强的抗干扰性。

采用混合码盘传感器的AC伺服系统

讨论了速度与位置传感器采用混合码盘、电机本体采用径向充磁的AC伺服系统的组成 ,混合码盘在实现轴角变换时的数字处理电路、软件流程框图 ,同时介绍了电机系统的自起动等一些关键技术问题 .给出了有关环节的实验结果 .通过理论分析与系统设计 。

基于MSP430＋FPGA的IRIG-B码时统设计

MSP430系列单片机是集成度高、超低功耗的16位单片机。Cyclone系列芯片是Altera公司推出的低价格、RAM可达288 kb的高容量的FPGA。IRIG-B码广泛应用于靶场时间信息的传递和各系统的时间同步。详细介绍了IRIG-B码解码电路和调制电路的硬件设计。MSP430的软件采用C语言编写,使程序有很强的可移植性。

IRIG-B时间格式码产生解调电路的设计

IRIG-B码作为一种国际通用的时间编码,在时间信息传输方面已得到广泛应用.通过介绍IRIG-B格式码的格式与规范,给出了应用于对时终端的IRIG-B格式时间码,产生解调电路的设计及相应的软件程序流程.