期刊文献+
共找到90篇文章
< 1 2 5 >
每页显示 20 50 100
基于FPGA的IRIG-B标准DC code编码器VHDL设计 被引量:2
1
作者 王丽秋 《现代电子技术》 2013年第3期119-121,共3页
为了实现靶场时统终端输出IRIG B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG B标准的DC code信号。经过实践... 为了实现靶场时统终端输出IRIG B标准DC code信号,采用VHDL语言在FPGA逻辑电路中设计了DC code编码器硬件电路,通过QuartusⅡ软件建立工程文件对VHDL语言DC code编码器电路进行编译和仿真,获得了符合IRIG B标准的DC code信号。经过实践验证,该电路具有实现方法简单、电路稳定性好、精度高的特点,实测同步精度小于1μs。 展开更多
关键词 IRIG—B dc code FPGA VHDL
下载PDF
基于LVDS的DC平衡技术的高可靠性传输系统设计
2
作者 邓惠祯 吴柯锐 +1 位作者 张晓雪 赵志雄 《国外电子测量技术》 2024年第8期103-109,共7页
随着数据传输对速度、距离和可靠性要求的提高,同时考虑到工作人员在测试环境中的安全问题,提出一个基于低压差分信号(LVDS)的DC平衡技术的设计方案。该方案采用LVDS串化器SN65LV1023A和解串器SN65LV1224B作为发送和接收芯片,由于LVDS... 随着数据传输对速度、距离和可靠性要求的提高,同时考虑到工作人员在测试环境中的安全问题,提出一个基于低压差分信号(LVDS)的DC平衡技术的设计方案。该方案采用LVDS串化器SN65LV1023A和解串器SN65LV1224B作为发送和接收芯片,由于LVDS在长距离传输方面存在限制,因此在硬件设计中采用驱动器LMH0002TMA和均衡器LMH0024MA来增加信号的驱动能力和补偿信号的衰减;在外围电路中加入隔离器ADN4651和RCLamp3324P芯片,分别起到提供信号隔离和保护和为高速数据接口提供ESD保护的作用。同时软件设计中,在核心控制器FPGA内部加入8B/10B编码技术,以保证数据传输中的DC平衡,即数据流中连续出现的“1”/“0”达到一个平衡均匀的状态,降低误码率且提高数据的可靠性。经大量实验测试验证,此设计可在90 m双绞线上以300 Mbit/s速率零误码传输。 展开更多
关键词 LVDS dc平衡技术 高可靠性 8B/10B编码技术
下载PDF
超级电容储能DC-DC变换器及其控制
3
作者 刘淼 邹龙 李彦林 《工业控制计算机》 2024年第10期136-137,共2页
为实现直流微电网母线电压低频波动抑制需要实现对储能双向DC-DC变换器的控制。为此,设计了储能DC-DC变换器控制系统,采用PI控制实现了电压外环电流内环的双闭环控制,根据荷电量状态设计了超级电容的充放电控制策略。最后搭建了超级电... 为实现直流微电网母线电压低频波动抑制需要实现对储能双向DC-DC变换器的控制。为此,设计了储能DC-DC变换器控制系统,采用PI控制实现了电压外环电流内环的双闭环控制,根据荷电量状态设计了超级电容的充放电控制策略。最后搭建了超级电容储能DC-DC实验系统,采用自动代码生成技术由MATLAB自动生成C代码实现对系统控制。在此基础上,对充电、放电、充放电三种情况分别进行实验,分析不同情况下的实验结果,结果验证了该设计的正确性。 展开更多
关键词 双闭环 PI控制 dc-dc变换器 自动代码生成
下载PDF
基于ADACS_N平台的DCS二层系统服务器国产化替代与软件移植研究
4
作者 黄鸿 《自动化应用》 2024年第10期279-281,284,共4页
针对核电厂DCS系统服务器硬件老化与停产共性问题,基于法国ADACS_N平台的DCS二层系统,研究一种服务器国产化替代与软件移植的可行方法,结合系统软硬件架构分析、国产化服务器硬件替代选型策略、源代码移植技术研究、最小化测试平台开发... 针对核电厂DCS系统服务器硬件老化与停产共性问题,基于法国ADACS_N平台的DCS二层系统,研究一种服务器国产化替代与软件移植的可行方法,结合系统软硬件架构分析、国产化服务器硬件替代选型策略、源代码移植技术研究、最小化测试平台开发,为延长核电厂DCS系统生命周期、解决进口设备“卡脖子”问题、提升核电厂DCS关键设备自主能力提供一定参考。 展开更多
关键词 核电厂 ADACS_N平台 dcS二层系统服务器 国产化替代 软件移植 源代码移植
下载PDF
基于FPGA的IRIG-B(DC)码同步解码设计 被引量:15
5
作者 张斌 张东来 王超 《测控技术》 CSCD 2008年第2期45-47,共3页
介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。
关键词 irig-b(dc)码 FPGA 同步 解码
下载PDF
基于FPGA的IRIG-B (DC)码解码卡的设计 被引量:6
6
作者 贾磊 崔永俊 +1 位作者 杨兵 王晋伟 《计算机测量与控制》 2015年第6期2143-2144,2155,共3页
为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传... 为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。 展开更多
关键词 irig-b(dc)码 解码 串口 RS232
下载PDF
基于FPGA的IRIG-B(DC)解码编码器设计 被引量:6
7
作者 李盘文 高志远 《电子测量技术》 2016年第6期107-110,共4页
针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输... 针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输出。主要阐述了IRIG-B(DC)码的格式,详细介绍了IRIG-B(DC)码解码编码器的软硬件设计,在实验室搭建测试环境对该设计进行了测试验证,结果表明该设计能够稳定可靠运行。 展开更多
关键词 irig-b(dc)码 FPGA 解码 编码 秒脉冲
下载PDF
IRIG-B(DC)码在光纤高精度授时设备中的应用 被引量:3
8
作者 杨君刚 王超 王凯 《光通信技术》 北大核心 2016年第3期29-32,共4页
为了实现光纤授时设备输入/输出标准IRIG_B(DC)码,提出了一种基于FPGA的IRIG-B(DC)编解码设计方案。通过Quartus II建立工程文件,采用Verilog HDL语言设计了B(DC)码编解码电路,解决了传统设计中B码准秒时刻对齐和1PPS恢复的问题。
关键词 irig-b(dc) FPGA VERILOG HDL 1PPS
下载PDF
基于PC端的智能变电站IRIG-B(DC)测试方法研究 被引量:1
9
作者 王治国 孙浩 +2 位作者 于哲 笃峻 高晟辅 《电气自动化》 2019年第5期111-114,共4页
IRIG-B(DC)对时是智能变电站的一种常用对时方式,如何提高检测效率,具有重要意义。通过对组成波形的三种码元分析,提出了一种基于PC侧实现B码对时编码与解码的新方法。方法充分利用PC机优势,通过串口向装置提供B码对时服务或解析授时装... IRIG-B(DC)对时是智能变电站的一种常用对时方式,如何提高检测效率,具有重要意义。通过对组成波形的三种码元分析,提出了一种基于PC侧实现B码对时编码与解码的新方法。方法充分利用PC机优势,通过串口向装置提供B码对时服务或解析授时装置的B码输出,并完成数据存储和波形实时展示。同时利用被测装置提供的时间查询变量服务,实现了闭环自动测试。试验结果表明,方法使用简单、性能可靠,具有较好的使用价值。 展开更多
关键词 irig-b(dc) 码元 时钟同步装置 智能变电站 继电保护装置
下载PDF
用GPS校时的IRIG-B(DC)时间码产生器设计 被引量:9
10
作者 李万山 郑海昕 《指挥技术学院学报》 1999年第1期62-66,共5页
本文简要介绍了研制GPS校时的IRIG-B(DC)时间码产生器的目的、意义、组成及设计要点,重点讨论了提高时间同步精度的技术措施及相应的设计方法。
关键词 irig-b GPS 校时 时间码产生器 dc时间码
下载PDF
基于SDH的IRIG-B(DC)码时间信号传输方案设计 被引量:2
11
作者 林习良 唐晓春 《无线电工程》 2005年第6期32-34,37,共4页
通过对IRIG-B(DC)码时间信号的介绍,从信号特点和任务中的技术要求出发,分析了其通过基于SDH的传输网络进行传输的可行性,并对信道速率、定时信号和传输方式进行了设计,对系统误差进行了分析。最后,对设计进行了仿真测试,初步分析了传... 通过对IRIG-B(DC)码时间信号的介绍,从信号特点和任务中的技术要求出发,分析了其通过基于SDH的传输网络进行传输的可行性,并对信道速率、定时信号和传输方式进行了设计,对系统误差进行了分析。最后,对设计进行了仿真测试,初步分析了传输引入的同步误差。为在测量船上将该信号接入综合信息平台传输奠定了基础。 展开更多
关键词 irig-b(dc)码时间信号 SDH 传输网络 信道速率 定时信号 传输方式
下载PDF
基于FPGA的IRIG-B(DC)解码器的设计与实现 被引量:3
12
作者 陈永胜 《无线电通信技术》 2014年第1期93-96,共4页
在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以... 在通信系统中,采用IRIG-B(DC)码为通信系统提供统一的时间基准,可以使系统的各个单元对设备信息进行时间校正。对于各个设备单元,提出了采用FPGA芯片来设计IRIG-B(DC)时间码解码器,该解码器硬件电路由一片现场可编程门阵列(FPGA)芯片以及外围接口电路组成,其解码过程则通过VHDL语言编程实现。解码器从接收到的IRIG-B(DC)时间码中,提取时间信息和秒脉冲信号,用于调整本设备的时间。实验结果表明,采用FPGA设计解码器,具有体积小、工作性能稳定和方案实现灵活等特点。 展开更多
关键词 irig-b (dc) FPGA VHDL 解码
下载PDF
基于Arduino的便携式IRIG-B(DC)信号监视系统的设计与实现
13
作者 刘明波 陈琳 +1 位作者 赵乾宏 李生平 《计算机测量与控制》 2016年第9期113-116,121,共5页
为了提高对时间统一系统IRIG-B码信号的监测效率,需要一套自动监测系统;本文结合某型号时间统一系统,针对该时统设备输出的通用IRIG-B(DC)格式时间码,介绍了一种基于Arduino的便携式IRIG-B(DC)信号监视系统的设计过程,给出了以开放源代... 为了提高对时间统一系统IRIG-B码信号的监测效率,需要一套自动监测系统;本文结合某型号时间统一系统,针对该时统设备输出的通用IRIG-B(DC)格式时间码,介绍了一种基于Arduino的便携式IRIG-B(DC)信号监视系统的设计过程,给出了以开放源代码硬件项目平台Arduino为核心构建的"输入控制+逻辑处理+数据处理+数据交互+数据存储+网络传输+实时显示"的系统硬件设计结构;利用Arduino内高度集成的AVR二次编译封装库,将复杂的逻辑控制和数据处理等底层的指令封装成简单实用的函数调用,完成了整个系统的任务调度和管理,实现了对时间统一系统IRIG-B(DC)信号的波形采集、数据分析、时间解调、状态监视、实时显示以及数据存储等功能;测试结果表明,系统设计简洁,工作稳定可靠,设计指标满足功能需求。 展开更多
关键词 ARDUINO irig-b(dc) SD 实时显示 网络
下载PDF
基于FPGA的IRIG-B(DC)码的解码方案的设计与实现 被引量:7
14
作者 王丽敏 胡永辉 +1 位作者 侯雷 刘军良 《时间频率学报》 CSCD 2012年第4期228-234,共7页
IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HD... IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。 展开更多
关键词 irig-b(dc)码 现场可编程门阵列 同步 解调
下载PDF
基于游标法的时统IRIG-B(DC)码的数字传输技术
15
作者 王志林 童斌 王永岭 《微型机与应用》 2012年第10期55-57,共3页
介绍了游标法代码变换的原理,分析了信号畸变对同步精度的影响以及时钟插入与封锁的作用,给出了利用FPGA实现时统IRIG-B(DC)码数字传输技术的方法。
关键词 游标法 B(dc)码 数字传输
下载PDF
基于边沿捕获的IRIG-B(DC)码解码的研究与应用 被引量:2
16
作者 贾成龙 亓常松 《浙江海洋学院学报(自然科学版)》 CAS 2013年第5期443-447,共5页
通过研究IRIG-B(DC)码原理,提出了基于定时器脉冲边沿捕获技术来实现IRIG-B(DC)码解码的新方法,并选用STM8S103芯片完成了IRIG-B(DC)码解码器的设计。功能仿真和实际测试表明该设计方法是一种解决自动化系统IRIGB码解码对时的有效方案... 通过研究IRIG-B(DC)码原理,提出了基于定时器脉冲边沿捕获技术来实现IRIG-B(DC)码解码的新方法,并选用STM8S103芯片完成了IRIG-B(DC)码解码器的设计。功能仿真和实际测试表明该设计方法是一种解决自动化系统IRIGB码解码对时的有效方案。目前,该设计已经成功应用于某变电站中的GPS&IRIG-B(DC)对时系统。 展开更多
关键词 IRIG—B(dc)码 边沿捕获 解码 对时
下载PDF
Design of IRIG-B(AC) encoder based on FPGA 被引量:3
17
作者 周彩亲 李世中 梁国强 《Journal of Measurement Science and Instrumentation》 CAS CSCD 2015年第3期291-295,共5页
InterRange Instrumentation Group(IRIG-B(AC))code is usually used in the shooting range test for time information transmission and systems time synchronization.According to IRIG-B(AC)code format and modulation pr... InterRange Instrumentation Group(IRIG-B(AC))code is usually used in the shooting range test for time information transmission and systems time synchronization.According to IRIG-B(AC)code format and modulation principle,this paper presents IRIG-B(AC)coding circuit design scheme based on field programmable gate array(FPGA).The B(AC)code signal is generated by AD7245,a digital-to-analog(D/A)converter.After amplified,the signal can be used directly for system time synchronization,and the amplitude of the signal can be adjusted according to different requirements.The IRIG-B(AC)encoder designed has been verified by test.The test results show that it can output accurate time information and has higher practicality. 展开更多
关键词 irig-b(AC)code field programmable gate array(FPGA) amplitude modulation time synchronization
下载PDF
基于FPGA的IRIG-B(DC)码产生电路设计 被引量:3
18
作者 雒俊鹏 《电子设计工程》 2010年第5期146-148,共3页
提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察,使用8段数码管、拨... 提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC)码时间脉冲序列。 展开更多
关键词 irig-b(dc)码 FPGA VHDL
下载PDF
基于ZYNQ的IRIG-B(DC)码设计与实现
19
作者 卢韦明 《导航定位与授时》 CSCD 2021年第2期138-143,共6页
通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线... 通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计。试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常。 展开更多
关键词 ZYNQ irig-b(dc)码 授时 小型化
下载PDF
DCS系统时钟同步及跳变机制研究与改进
20
作者 王五妹 季诚 《电子技术应用》 2023年第S01期245-250,共6页
福清核电站采用了先进的全厂数字化(DCS)控制系统,作为分布式实时系统,对时钟信号的处理提出了非常高的要求。文章针对DCS时钟同步及时钟跳变机制进行相关研究,并结合福清1号机组出现的上游时钟跳变对DCS系统产生的影响,研究上游时钟发... 福清核电站采用了先进的全厂数字化(DCS)控制系统,作为分布式实时系统,对时钟信号的处理提出了非常高的要求。文章针对DCS时钟同步及时钟跳变机制进行相关研究,并结合福清1号机组出现的上游时钟跳变对DCS系统产生的影响,研究上游时钟发生跳变时DCS系统的应对机制,通过自主搭建的时钟授时DCS系统开展系列测试,提出并实现了两种预防DCS系统时钟跳变对DCS影响的改进方法,消除了上游GPS时钟跳变对DCS系统的影响,避免因上游时钟跳变后DCS不可用造成的机组非计划后撤,本研究对核电厂机组安全稳定运行具有实际应用价值,并对后续机组及同行电厂DCS时钟同步机制研究具有借鉴意义。 展开更多
关键词 dcS irig-b 时钟同步 时钟跳变
下载PDF
上一页 1 2 5 下一页 到第
使用帮助 返回顶部