基于FPGA的IRIG-B(DC)码同步解码设计

介绍了IRIG-B码的原理,提出了一种基于FPGA平台的IRIG-B码同步解码方案,并成功实现,给出了实验结果。重点说明了B码解码过程中信号监测和晶振误差补偿的原理,以及该原理在FPGA的程序流程。

基于FPGA的IRIG-B (DC)码解码卡的设计

为解决传统解码仪存在的体积大、兼容性差等问题,提出利用FPGA实现解调IRIG-B(DC)码信息的电路板卡的设计,该板卡能够解调出IRIG-B(DC)码的时间信息,根据此时间信息,解码卡可以输出相应的秒脉冲,并且通过RS232串口将解调出的时间信息传送给上位机;试验证明该解码卡具有环境适应性强、体积小、结构简明、应用范围广等特点,可以满足实际应用场所对IRIG-B码解码的要求。

基于FPGA的IRIG-B(DC)解码编码器设计

针对机载测试系统以IRIG-B(DC)码作为整个系统的时间源,提出一种基于FPGA的解码编码器设计。该设计采用FPGA为主控制器,实现IRIG-B(DC)码的解码、秒脉冲生成、IRIG-B码编码等功能,当外部IRIG-B码输入中断时,可按系统时间产生IRIG-B码输出。主要阐述了IRIG-B(DC)码的格式,详细介绍了IRIG-B(DC)码解码编码器的软硬件设计,在实验室搭建测试环境对该设计进行了测试验证,结果表明该设计能够稳定可靠运行。

基于MPEG-2码流的DC错误检测与恢复

基于ＭＰＥＧ－２标准的错误检测和隐藏是视频领域研究的一个重点，而直流系数的铬误检测与隐藏尚属空白。本文从分析直流系数的错误特点出发，根据图像空域的相关性，首次提出了完整的ＤＣ系数错误检测和恢复算法，并通过实验对算法进行了验证，取得了满意的效果。

基于SDH的IRIG-B(DC)码时间信号传输方案设计

通过对IRIG-B(DC)码时间信号的介绍,从信号特点和任务中的技术要求出发,分析了其通过基于SDH的传输网络进行传输的可行性,并对信道速率、定时信号和传输方式进行了设计,对系统误差进行了分析。最后,对设计进行了仿真测试,初步分析了传输引入的同步误差。为在测量船上将该信号接入综合信息平台传输奠定了基础。

基于游标法的时统IRIG-B(DC)码的数字传输技术

介绍了游标法代码变换的原理,分析了信号畸变对同步精度的影响以及时钟插入与封锁的作用,给出了利用FPGA实现时统IRIG-B(DC)码数字传输技术的方法。

基于FPGA的IRIG-B(DC)码的解码方案的设计与实现

IRIG-B码是国际上通用的时间码格式,广泛应用于各种系统的时间同步。针对IRIG-B(DC)码的调制特性,介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计,已成功实现,并给出了验证结果。

GPS授时的IRIG-B(DC)码编码设计与实现

引言 随着科学技术的迅速发展，各种电了技术对于时间的精度要求也越来越高。因此作为高精度的全球定位系统和授时系统，GPS技术得到了广泛的运用，由于其精度可以达到“S级，所以其在很多设备中部作为精确的授时源，因此很多公司都推出了基于GPS的同步对时装置。时间码IRIG．B作为一种重要的时间同步传输的方式，

基于边沿捕获的IRIG-B(DC)码解码的研究与应用

通过研究IRIG-B(DC)码原理,提出了基于定时器脉冲边沿捕获技术来实现IRIG-B(DC)码解码的新方法,并选用STM8S103芯片完成了IRIG-B(DC)码解码器的设计。功能仿真和实际测试表明该设计方法是一种解决自动化系统IRIGB码解码对时的有效方案。目前,该设计已经成功应用于某变电站中的GPS&IRIG-B(DC)对时系统。

一种结合QR码的自适应分块DCT图像水印算法

数字水印技术在数字产品的版权保护、身份认证、隐蔽通信等领域受到广泛关注。针对长宽呈任意比例的图片,提出一种能够自适应图片尺寸的分块DCT图片水印算法。在满足水印嵌入最低图像尺寸要求的前提下,适合任意尺寸的载体图像。首先对载体图像进行小波分解,根据载体图像与水印图像的尺寸比例对低频分量进行分块,再选取分块中的8×8区域进行DCT变换。同时利用QR码在高数据量和高纠错率方面的优势,将水印信息进行QR编码作为水印图片。实验分析结果表明,算法在保证不可见性的前提下具有较好的鲁棒性和QR码的较高辨识率。

基于FPGA的IRIG-B(DC)码产生电路设计

提出了一种IRIG-B(DC)码产生电路的设计方法。采用Altera公司低功耗Cyclone FPGA系列中的EP1C6T144、8段数码管、晶体振荡器和MAX3232E等器件构成硬件电路、使用VHDL语言设计IRIG-B直流时间码的软件。为了设置和观察,使用8段数码管、拨码开关和按键来显示、修改和设置天、时、分、秒等时间信息。仿真和试验结果表明,该设计可以产生标准的IRIG-B(DC)码时间脉冲序列。

IRIG-B(DC)码对时在励磁系统中的实现

IRIG-B(DC)码对时采用RS485总线接口来传输时钟同步信号,在电力系统中得到了广泛引用。通过对IRIG-B(DC)码的研究,在励磁装置中嵌入高性能微处理器为控制单元的时间解码模块,实现能接受RS485总线接口方式传输过来的IRIG-B(DC)码的同步时钟信号,为励磁系统提供高精度的时间信号,与外部监控、继电保护装置等自动化设备可取得良好的时钟一致性,有利于电力系统故障分析和定位。

基于ZYNQ的IRIG-B(DC)码设计与实现

通过对现有的IRIG-B(DC)码授时设备的调查研究发现,有的采用CPLD+AVR MCU实现方案,有的采用FPGA+DSP实现方案,芯片间连线较多,且PCB布线复杂。因此提出了采用ZYNQ器件实现IRIG-B(DC)码,数据交互主要在芯片内部实现,避免了芯片间较多连线,PCB设计简单,面积较小,有利于整机小型化设计。试验结果表明,采用新器件设计的IRIG-B(DC)码输出正常。

基于Turbo码的DCT域直流分量图像水印算法

该文提出了一种基于Turbo码的DCT变换域直流分量图像水印算法。首先对原始水印信息进行伪随机置乱,接着对置乱的水印进行Turbo编码并进行BPSK调制,生成待嵌入的水印信息。在充分考虑人眼视觉特性的基础上,分别采用两种方式将水印嵌入到DCT变换系数的DC分量中,并进行性能比较。文中对算法在多种常见的攻击如JPEG压缩、噪声、剪切、滤波下进行了仿真。实验结果表明,利用该算法实现的水印具有良好的不可见性和鲁棒性。特别是非自适应加性嵌入方式对JPEG压缩攻击具有很强的鲁棒性。

面向下一代核电DCS通信系统的抗噪声编码研究

在核电厂无线线路改造或下一代分布式控制系统(DCS)设计时引入无线信号的过程中,需通过纠错码提升无线通信质量。本文针对已编码无线信号核电厂仪控设备周边环境的通信性能进行研究,首先阐述了核电厂无线通信信号面临的问题,其次建立了仪控设备周边通信信道模型,并通过蒙特卡洛仿真的方法分析5G增强移动带宽(5GeMMB)场景下低密度奇偶校验码(LDPC)编码的性能,最后通过设备研制与现场实验进一步验证仿真分析结果。研究结果表明,5GeMMB场景下LDPC编码在DCS无线通信环境中的适用性不足,需进一步改进通信设计以提升无线通信在核电厂仪控设备的可用程度。本研究可为核电厂生产系统引入无线信号提供一定的设计参考。

通用DCS组态平台的设计与开发

为了满足配有多种DCS的发电厂控制系统组态培训需要和减少投资,设计并开发了基于美国艾默生过程控制公司Ovation DCS的通用DCS组态平台,该平台能够仿真美国ABB控制公司的Symphony DCS等多种DCS组态环境,可进行组态、编译、下装、运行、在线调试等基本操作,与Symphony DCS Composer一致,具有较高的真实性。因其良好的开放性及易于扩充,可为发电厂提供多种DCS控制组态培训平台。

2023年路虎揽胜仪表上故障提示检测到电气故障

车型:2023年路虎揽胜,配置3.0L P6发动机。行驶里程:3030km。故障现象:车辆启动后,仪表提示“请安全停车检测到电气故障”,蓄电池故障灯点亮,如图1所示,检查确认故障存在。故障诊断:连接诊断仪读取相关故障码,故障码如图2所示。故障可能原因:◆车辆低压蓄电池正负极电缆接触不良或蓄电池故障◆车辆DC/DC输出端接触不良◆车辆发电电路存在高电阻或接触不良◆车辆48V线路存在高电阻或接触不良.

IRIG-B格式时间码在GPS同步时钟卡中的应用

概述一种基于 PCI总线的 GPS同步时钟卡。讨论了 IRIG B格式时间码在 GPS同步时钟卡上的应用。详细介绍了用大规模可编程逻辑芯片及单片机系统进行 IRIG B( DC)码编码。

基于单片机的多路解调IRIG-B码应用设计

阐述了用单片机实现同时解调多路IRIG-B码的应用设计,利用单片机中断查询的方法,以有限的单片机资源实现最多可同时解调8路IRIG-B码。

LDPC编码的硬件实现及IC研究

本文研究了一种用于近地空间通信的(8176,7154)低密度奇偶校验码。利用Vivado工具完成RTL级代码编写,并在完成FPGA硬件实现的基础上,通过Design Complier工具完成对编码RTL级代码的综合,并通过IC Complier工具完成对LDPC编码的后端IC设计流程,为芯片化进程提供了新的研究方向。