多通道高速串行LVDS信号解串器设计

由于能够获得更优异的数据传输性能,高速串行传输方式正逐步替代并行传输方式成为主流。采用高速串行LVDS信号形式传输能够减少器件I/O管脚数目,提高芯片集成度,得到了越来越多的芯片厂商的支持。同时,现场可编程门阵列(FPGA)功能越来越强大,受到了广大电子技术开发人员的青睐,其中SelectIO技术为FPGA实现高速数据传输提供了良好的平台。针对ADC输出的8通道12位高速串行LVDS信号,利用SelectIO专用逻辑资源,提出了基于XILINX Virtex-6FPGA的解串器逻辑电路。实验结果表明,所设计的电路能够完成LVDS串行信号至并行信号的转换,实现多通道高速串行LVDS数据在FPGA内的接收。

基于FPGA的多路高速串并转换器设计

高速串并转换器的设计是FPGA设计的一个重要方面,传统设计方法由于采用FPGA的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA验证平台中多路高速串并转换器的设计为例,详细阐述了1:8DDR模式下高速串并转换器的设计方法和16路1:8串并转换器的实现。结果表明,采用Xilinx Virtex-4的ISERDES设计的多路串并转换器可以实现800Mbit/s输入信号的串并转换,并且减少了设计复杂度,缩短了开发周期,能满足设计要求。

基于高速串行ADC的并行采集模块设计

串行总线技术可以获得更高的性能,具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域。基于高速串行LVDS输出的ADC利用时间交替并行采样技术设计实现了1个并行采集模块,主要阐述了采样时钟的相移设计与2 GSPS采样率的实现、串行数据的传输与处理、DDR模式下1∶8串并转换器在FPGA平台中的设计与实现,并介绍了高速串行ADC芯片的工作模式。结果表明,采用Xilinx Spartan-6系列的ISERDES2模块设计的串并转换器最终达到了16 Gbit/s的串行数据吞吐量,满足了设计要求。

超声相控阵检测系统设计和算法实现

基于实现超声成像的目的,采用了模块化的设计以及高集成度的芯片AD9273和HV7350,完成了64通道超声相控阵检测系统的硬件设计;利用Artix-7中的Select IO资源,在FPGA内实现了300M,DDR,串行LVDS的AD9273采样输出的串并转换;利用FPGA的逻辑资源实现了数字正交包络检波算法,完成了接收波束成形,提高了系统的检测分辨率;利用USB2.0接口完成系统的配置和数据传输,实现了每秒50帧的成像速率,保证了系统成像的实时性。

基于FPGA的多路磁共振信号采集设计

随着磁共振技术的发展,磁共振信号所需要的通道数越来越多,对采样所需的采样率以及精度的要求也日益增高。相对于以往的并行模数转换器来说,基于串行的总线传输技术拥有更多优点,如更快速的传输速度、更低的设计成本等,以此达到了更加优越的传输性能,并在高速通信上普遍应用。而FPGA的灵活多变以及可重复编程的特性也决定着它更适合多路磁共振信号采集的设计。基于Xilinx公司spartan-6的ISERDES接口的多路串并转换器,实现了多路磁共振信号的采集,设计简单,开发周期短。

多路串并转换在超宽带系统中的应用

超宽带(UWB)是一种无载波通信技术,有人称它为无线电领域的一次革命性进展,认为它将成为未来短距离无线通信的主流技术。UWB系统为了提高数据速率,应用了超短基带丰富的GHz级频谱,这就对基带处理和传输数据提出了很高的要求。在基于Xilinx Virtex-5现场可编程逻辑器件(FPGA)的验证平台条件下,通过使用串并转换器来实现设计,即减少了设计复杂度,缩短了开发周期,也能最大限度的满足设计要求。

基于FPGA的高精度短时间间隔测量系统

时间间隔测量装备在时频、非时频诸多领域具有广泛的应用场景,但传统测量仪器存在体积庞大、功耗较高、成本高昂、不易于集成等特点。提出一种突破上述技术瓶颈的高精度短时间间隔测量系统:一是利用FPGA高集成度及高速数据处理特性,作为时间间隔测量系统硬件设计平台;二是基于多相采样法及等效信号理论进行软件研发;三是利用FPGA内部集成的数字锁相环(PLL)产生所需的相差同频信号,借助XLINX ISERDESE Gbit串并高速数据处理模块对被测数据进行采样,实现数据整合。仿真数据分析验证表明:本设计实现了300 MHz频率下8位高精度短时间间隔测量设计目标,时间间隔测量分辨率达到0.416 ns,采样误差低至0.015%~0.016%。本设计具有结构简单、利于系统集成、软件易升级等特点,能够实现纳秒级精度的时间间隔测量,具有较好的技术推广价值。