网络处理器中FBI单元的设计及其Verilog HDL实现

FBI(Fast Bus Interface)单元是实现网络处理器外部接口与网络处理器内部总线高速数据传输的关键。通过深入研究FBI单元,阐述了它的结构及其功能,运用Verilog HDL语言设计了一个FBI接口,在Model- sim SE PLUS 6．0上进行仿真,实现了整体模块的功能。

RPR综合业务接入平台的POS接口单元设计

针对RPR综合业务接入平台,提出并实现了一种基于FPGA的POS接口单元设计方案,主要完成了平台中IXP1200网络处理器IX接口的转换,对外提供两路POS-PHYLevel2接口。仿真和综合结果表明,该设计灵活有效,占用资源面积小,支持的工作频率高,良好地满足了高速接入的要求。