期刊文献+
共找到61篇文章
< 1 2 4 >
每页显示 20 50 100
Voltage-Mode Universal Biquad Filter Employing Single Voltage Differencing Differential Input Buffered Amplifier 被引量:2
1
作者 Kanhaiya Lal Pushkar Data Ram Bhaskar Dinesh Prasad 《Circuits and Systems》 2013年第1期44-48,共5页
A new multi function voltage-mode universal biquadratic filter using single Voltage Differencing Differential Input Buffered Amplifier (VD-DIBA), two capacitors and one resistor is proposed. The proposed configuration... A new multi function voltage-mode universal biquadratic filter using single Voltage Differencing Differential Input Buffered Amplifier (VD-DIBA), two capacitors and one resistor is proposed. The proposed configuration has four inputs and one output and can realize all the five standard filters from the same circuit configuration. The presented biquad filter offers low active and passive sensitivities. The validity of proposed universal biquadratic filter has been verified by SPICE simulation using 0.35 μm MIETEC technology. 展开更多
关键词 VOLTAGE Differencing Differential input buffered AMPLIFIER ANALOG Filter VOLTAGE-MODE
下载PDF
PERFORMANCE ANALYSIS OF AN INPUT-BUFFERED ATM SWITCHING FABRIC WITH INDEPENDENT WINDOW-ACCESS SCHEME
2
作者 Liu Yashe Liu Zengji Hu Zheng(National Key Laboratory of Integrated Service Networks, Xidian University, Xi’an 71007l) 《Journal of Electronics(China)》 1997年第3期220-227,共8页
In this paper, an Independent Window-Access(IWA) scheme is proposed, and the performance of an input-buffered ATM switching fabric with the IWA scheme is analysed by means of a probability generating function approach... In this paper, an Independent Window-Access(IWA) scheme is proposed, and the performance of an input-buffered ATM switching fabric with the IWA scheme is analysed by means of a probability generating function approach, the closed formulas of the average cell delay and the maximum throughput are given, and results show that the IWA scheme makes the switching fabric have better performances than traditional window-access scheme. The computer simulation results are in good agreement with these analytical results. 展开更多
关键词 input-buffered ATM switching FABRIC Window-access scheme Performance
下载PDF
PERFORMANCE ANALYSIS OF ATM SWITCH FABRIC WITH COMBINED-INPUT/OUTPUT BUFFERING
3
作者 Liu Yashe Liu Zengji Hu Zheng (National Key Laboratory of Integrated Services Networks, Xidian University, Xi’an 710071) 《Journal of Electronics(China)》 1998年第3期199-207,共9页
This paper analyses the performance of the ATM switch fabric with Combined-Input/ Output Buffering(C-IOB) under two different service principles for the cells at the head of line (HOL) positions of input buffers: Firs... This paper analyses the performance of the ATM switch fabric with Combined-Input/ Output Buffering(C-IOB) under two different service principles for the cells at the head of line (HOL) positions of input buffers: First Come First Service (FCFS)/Random Service(RS) for the set of HOL cells addressed to a given output port with different/same "age" (the waiting time at the HOL position) and Pure Random Service(PRS) for all HOL cells addressed to a given output port regardless of their "ages" while the Queue Loss (QL) transfer scheme is adopted for interaction between input and output buffers in the ATM switch fabric. The results obtained show that the C-IOB ATM switch fabric with PRS service policy and the QL transfer scheme is better than other buffering ATM switch fabrics. 展开更多
关键词 ATM SWITCHING FABRIC Combined-input/Output buffering(C-IOB) Service PRINCIPLE Performance
下载PDF
星上交换系统输入缓存调度算法 被引量:9
4
作者 张怡 周诠 黎军 《电子与信息学报》 EI CSCD 北大核心 2009年第6期1429-1432,共4页
为改善星上交换系统的性能,该文提出了一种新的输入缓存调度算法。该算法基于Crossbar交换结构,采用了串行调度思想,在兼顾每个端口公平性的基础上调整了输出端口的仲裁策略,增加了端口匹配的概率。该算法大大减小了调度时延和丢失率。... 为改善星上交换系统的性能,该文提出了一种新的输入缓存调度算法。该算法基于Crossbar交换结构,采用了串行调度思想,在兼顾每个端口公平性的基础上调整了输出端口的仲裁策略,增加了端口匹配的概率。该算法大大减小了调度时延和丢失率。分析与仿真结果表明,该算法在平均调度时延和信元丢失率等方面的性能指标均优于已有算法而且实现复杂度不增加。 展开更多
关键词 卫星通信 调度算法 输入缓存 串行调度
下载PDF
3D NoC中故障感知的RVOQ容错架构设计 被引量:3
5
作者 欧阳一鸣 何敏 +2 位作者 梁华国 汪秀敏 常郝 《计算机辅助设计与图形学学报》 EI CSCD 北大核心 2015年第1期192-200,共9页
针对因路由器内部输入缓存和交叉开关故障引起的可靠性及网络拥塞问题, 提出-种故障感知的RVOQ 容错架构设计方案. 首先在输入端口处增加冗余虚通道进行输入缓存故障的容错设计, 通过故障信息的反馈和仲裁算法使得数据选择有效的路径进... 针对因路由器内部输入缓存和交叉开关故障引起的可靠性及网络拥塞问题, 提出-种故障感知的RVOQ 容错架构设计方案. 首先在输入端口处增加冗余虚通道进行输入缓存故障的容错设计, 通过故障信息的反馈和仲裁算法使得数据选择有效的路径进行传输; 然后修改交叉开关的架构, 增加多路选择开关和相应控制模块, 输入数据优先考虑本地数据链路, 故障情况下选择冗余路径进行数据传输. 实验结果表明, 在故障数为3 时, 该方案比已有方法的时延降低了11%-53.1%; 在网络出现多个故障、面临网络重负载时, 仍然能够保证系统的高可靠性以及传输性能. 展开更多
关键词 三维片上网络 输入缓存 交叉开关 故障感知 容错
下载PDF
ATM交换单元输入缓冲方案的改进 被引量:4
6
作者 张新鹏 吴亚明 张文俊 《上海大学学报(自然科学版)》 CAS CSCD 2000年第3期215-221,共7页
改进的输入缓冲方案是在 ATM交换单元的输入队列和仲裁逻辑之间加入一个准随机存储器 .这个准随机存储器的作用是在保证去往同一出线的信元次序不变的条件下 ,信元可以随机争取出线 .作者计算了该方案的最大吞吐率、队列长度、信元丢失... 改进的输入缓冲方案是在 ATM交换单元的输入队列和仲裁逻辑之间加入一个准随机存储器 .这个准随机存储器的作用是在保证去往同一出线的信元次序不变的条件下 ,信元可以随机争取出线 .作者计算了该方案的最大吞吐率、队列长度、信元丢失率、平均时延 ,并与三种典型的缓冲方案进行了比较 。 展开更多
关键词 输入缓冲 准随机存储器 ATM交换单元 B-ISDN
下载PDF
具有窗口接入和线群输出结构的输入缓冲ATM交换网络的性能分析 被引量:4
7
作者 刘亚社 刘增基 胡征 《电子学报》 EI CAS CSCD 北大核心 1999年第8期42-45,共4页
本文提出了具有组合的窗口接入和线群输出结构的输入缓冲ATM交换网络并对其性能进行了研究.通过概率生成函数方法得到了计算该交换网络最大吞吐率,平均信元时延和信元丢失率的封闭表达式,并通过计算机模拟实验验证了理论分析的精... 本文提出了具有组合的窗口接入和线群输出结构的输入缓冲ATM交换网络并对其性能进行了研究.通过概率生成函数方法得到了计算该交换网络最大吞吐率,平均信元时延和信元丢失率的封闭表达式,并通过计算机模拟实验验证了理论分析的精确性.研究结果表明,在随机均匀业务下,当窗口尺寸和输出群尺寸分别为4和16时,最大吞吐率可达到99%. 展开更多
关键词 ATM 交换网络 输入缓冲 窗口接入 线群
下载PDF
具有线群结构的输入缓冲ATM交换网络在双优先级业务下的性能分析 被引量:3
8
作者 刘亚社 刘增基 胡征 《通信学报》 EI CSCD 北大核心 1997年第10期7-14,共8页
本文对具有线群结构的输入缓冲ATM交换网络在双优先级业务下的时延和吞吐率性能进行了分析。借助概率母函数的方法,给出了高低优先级信元在缓冲器中的队长分布,时延分布,平均队长和平均时延以及交换网络最大吞吐率的封闭表达式,... 本文对具有线群结构的输入缓冲ATM交换网络在双优先级业务下的时延和吞吐率性能进行了分析。借助概率母函数的方法,给出了高低优先级信元在缓冲器中的队长分布,时延分布,平均队长和平均时延以及交换网络最大吞吐率的封闭表达式,并通过计算机仿真验证了分析结果的精确性。由于所采用的分析方法克服了传统的数值叠代计算方法的复杂性,因此,在ATM交换网络的工程设计中具有重要的实际意义。 展开更多
关键词 ATM 交换网络 线群结构 B-ISDN
下载PDF
基于I/O缓冲区读写的控制台远程交互模型 被引量:1
9
作者 唐磊 宋宇波 蓝智灵 《计算机工程》 CAS CSCD 2013年第1期275-278,共4页
在控制台程序远程交互时,使用添加远程通信模块的方法易降低控制台程序的兼容性,而重定向标准输入输出方法易降低系统软件的兼容性。针对以上问题,提出一种控制台远程交互模型。通过模拟键盘将数据输入到控制台窗口输入缓冲区,并从其输... 在控制台程序远程交互时,使用添加远程通信模块的方法易降低控制台程序的兼容性,而重定向标准输入输出方法易降低系统软件的兼容性。针对以上问题,提出一种控制台远程交互模型。通过模拟键盘将数据输入到控制台窗口输入缓冲区,并从其输出缓冲区得到回显数据。实验结果证明,该模型适用于各种常用控制台程序,不会与系统软件产生冲突,可实现与控制台程序的交互。 展开更多
关键词 输入缓冲区 输出缓冲区 控制台程序 远程交互 加载器 兼容性
下载PDF
FPGA与DDR2 SDRAM互联的信号完整性分析 被引量:6
10
作者 吴长瑞 岑凡 蔡惠智 《计算机工程与应用》 CSCD 北大核心 2011年第29期158-160,共3页
论述了Virtex-5和DDR2 SDRAM在互联中的信号完整性问题,利用前仿和后仿的措施分析和验证了它们在不同互联拓扑结构下的信号完整性。通过原型机的测试,验证了该理论在高速电路设计中的应用有效性。
关键词 信号完整性 输入输出缓冲器信息规范模型 高速印制电路板设计 HyperLynx仿真
下载PDF
基于时延策略的输入缓存交换网络仲裁与分析 被引量:1
11
作者 喻莉 石冰心 +1 位作者 李佳 张斌 《华中理工大学学报》 CSCD 北大核心 1998年第10期57-59,共3页
借助概率母函数的分析方法,对输入缓存方式交换网络的性能进行了理论分析,扩展了前人的分析结果,推出了吞吐率和延时表达式的闭和形式;并对这种网络的输出竞争,提出一种简单的基于时延相关策略的神经网络仲裁算法,解决信元调度问... 借助概率母函数的分析方法,对输入缓存方式交换网络的性能进行了理论分析,扩展了前人的分析结果,推出了吞吐率和延时表达式的闭和形式;并对这种网络的输出竞争,提出一种简单的基于时延相关策略的神经网络仲裁算法,解决信元调度问题.仿真结果表明,该仲裁方法改善了网络性能. 展开更多
关键词 输入缓存 神经网络 时延相关仲裁 交换网络
下载PDF
输入缓冲结构ATM交换网络的窗口接入机理研究 被引量:1
12
作者 刘亚社 刘增基 胡征 《电子学报》 EI CAS CSCD 北大核心 1998年第1期38-42,110,共6页
本文研究了输入缓冲结构ATM交换网络的窗口接入机理.首先分析了一种传统的相关窗口接入(DWA)机理的最大吞吐率性能,然后,提出了一种独立的窗口接入(IWA)机理,IWA能彻底消除采用传统的DWA机理时在输入缓冲器窗口中存在的队头阻... 本文研究了输入缓冲结构ATM交换网络的窗口接入机理.首先分析了一种传统的相关窗口接入(DWA)机理的最大吞吐率性能,然后,提出了一种独立的窗口接入(IWA)机理,IWA能彻底消除采用传统的DWA机理时在输入缓冲器窗口中存在的队头阻塞现象借助于概率母函数的方法分析了采用该IWA机理的输入缓冲ATM交换网络的时延和吞吐率性能,给出了求解平均信元时延和最大吞吐率的封闭显式.分析表明,IWA机理的性能比传统的DWA机理有较大改善,尤其是在窗口尺寸较小的时候计算机模拟结果验证了理论计算的精确性. 展开更多
关键词 输入缓冲 ATM交换网络 窗口接入机理 ISDN
下载PDF
分组交换机的极大匹配调度算法仿真与比较 被引量:2
13
作者 张怡 周诠 《现代电子技术》 2007年第2期145-148,151,共5页
对于输入缓存类型的分组交换系统,调度算法是交换系统的关键技术之一,其性能直接影响着交换单元的性能。研究了几种典型的极大匹配调度算法:PIM,iSLIP,FIRM和输出串行调度算法。通过OPNET构造了一种调度算法模型,以8×8 crossbar交... 对于输入缓存类型的分组交换系统,调度算法是交换系统的关键技术之一,其性能直接影响着交换单元的性能。研究了几种典型的极大匹配调度算法:PIM,iSLIP,FIRM和输出串行调度算法。通过OPNET构造了一种调度算法模型,以8×8 crossbar交换结构为例,基于该模型对这几种极大匹配调度算法进行了仿真。根据仿真结果从平均调度时延等性能指标及实现复杂度方面进行了分析和比较,指出了现有算法的优缺点,并提出了进一步改进的方向,对卫星ATM/IP交换系统的研究与设计具有指导作用。 展开更多
关键词 调度算法 输入缓存 极大匹配 分组交换
下载PDF
基于神经网络和输入缓冲器分级的ATM信元调度方法 被引量:1
14
作者 李连源 刘泽民 《北京邮电大学学报》 EI CAS CSCD 北大核心 1999年第3期7-11,共5页
针对ATM中的多种业务类型,提出了将不同业务类型的信元存储于交换机中不同输入缓冲器的方法,并使用神经网络对其队首信元进行调度.实验结果表明,采用神经网络对队首信元进行调度,与开窗随机选取信元方法相比,可降低信元丢失率... 针对ATM中的多种业务类型,提出了将不同业务类型的信元存储于交换机中不同输入缓冲器的方法,并使用神经网络对其队首信元进行调度.实验结果表明,采用神经网络对队首信元进行调度,与开窗随机选取信元方法相比,可降低信元丢失率和排队时延;将到达信元按其业务类型分别存储于不同缓冲器中并用神经网络进行队首信元调度,可使这些信元满足各自的性能指标. 展开更多
关键词 异步转移模式 输入缓冲器 神经网络
下载PDF
具有纵横输入互连方式和缓冲结构的递归Knockout交换网络 被引量:1
15
作者 刘亚社 刘增基 胡征 《电子学报》 EI CAS CSCD 北大核心 1999年第4期11-14,18,共5页
本文提出了具有纵横输入(CrosbarInput)互连方式和输入缓冲(InputBufered)结构的递归Knockout交换网络(CIBRKS).通过采用纵横输入互连方式可减少内部小交换单元的数目,并可使信元传送... 本文提出了具有纵横输入(CrosbarInput)互连方式和输入缓冲(InputBufered)结构的递归Knockout交换网络(CIBRKS).通过采用纵横输入互连方式可减少内部小交换单元的数目,并可使信元传送顺序不会受群输出端口数目的影响.而通过在每个输入端放置缓冲器可在保持丢失率性能不变的情况下,可使整个交换网络的级数减少,从而也就减少了信元在群网络中的传输时延.另外,在该结构中,通过把信元滤址的功能从每个小交换单元中提取出来放在每个输入端口,又进一步减少了小交换单元的功能.通过比较,我们认为,作为大规模ATM交换网络结构,CIBRKS结构比传统的RKS结构具有较好的性能/复杂度特性. 展开更多
关键词 ATM交换网络 B-ISDN 输入互连方式 缓冲结构
下载PDF
视频服务器中多网络I/O的调度与接纳控制 被引量:2
16
作者 谢建国 陈建二 陈松乔 《软件学报》 EI CSCD 北大核心 2002年第8期1735-1740,共6页
在视频服务器中,由于网络I/O带宽比磁盘I/O带宽相对丰富而未得到研究者的重视,但当服务达到一定的规模、网络输出成为瓶颈时,在多网络I/O情况下,网络输出的量化计算则不可避免.着重探讨了视频服务器在多网络I/O并行输出的情况下,如何进... 在视频服务器中,由于网络I/O带宽比磁盘I/O带宽相对丰富而未得到研究者的重视,但当服务达到一定的规模、网络输出成为瓶颈时,在多网络I/O情况下,网络输出的量化计算则不可避免.着重探讨了视频服务器在多网络I/O并行输出的情况下,如何进行最大输出调度的问题,给出了3个调度算法及相应的接纳计算公式,特别是一个带缓冲的优化调度模型.实验结果显示,调度模型及规划性能是优越而有效的.该项工作对视频服务器的调度设计、资源的有效配置具有指导作用. 展开更多
关键词 视频服务器 多网络I/O 调度 接纳控制
下载PDF
一种交错编码的多重门限调度算法 被引量:1
17
作者 伊鹏 汪斌强 +1 位作者 陈庶樵 李挥 《软件学报》 EI CSCD 北大核心 2009年第8期2289-2297,共9页
提出一种交错编码的多重门限调度算法(interleaving coded multi-threshold scheduling,简称ICMTS).该算法将前、后级队列门限标记交错编码作为权值表征输入调度过程前、后两级队列的整体调度需求,根据交错编码的权值对前级虚拟输出队... 提出一种交错编码的多重门限调度算法(interleaving coded multi-threshold scheduling,简称ICMTS).该算法将前、后级队列门限标记交错编码作为权值表征输入调度过程前、后两级队列的整体调度需求,根据交错编码的权值对前级虚拟输出队列进行优化调度判决,并通过多重门限机制降低算法的硬件资源开销.采用流模型证明当加速因子为2时,ICMTS算法可获得100%的吞吐量,并给出ICMTS算法的工程简化设计方案,复杂度为O(logN).仿真仿真结果表明,采用ICMTS算法的工程简化方案即可获得比现有算法更优的调度性能. 展开更多
关键词 交换结构 调度算法 联合输入交叉节点排队 带缓存交叉开关
下载PDF
带输入缓冲电路的12位200兆流水线模数转换器 被引量:1
18
作者 林海军 张泽旺 +2 位作者 陈路遥 梁波 邓文涛 《固体电子学研究与进展》 CAS 北大核心 2019年第2期131-137,共7页
在12 bit 200 M采样率的模数转换电路(ADC)中实现了片内CMOS输入缓冲电路,输入缓冲电路采用源极跟随器电路构架。通过分析源极跟随器的非线性特点,在输入缓冲电路中加入高通滤波电路、复制电容电路等方式,有效提高了输入缓冲电路的线性... 在12 bit 200 M采样率的模数转换电路(ADC)中实现了片内CMOS输入缓冲电路,输入缓冲电路采用源极跟随器电路构架。通过分析源极跟随器的非线性特点,在输入缓冲电路中加入高通滤波电路、复制电容电路等方式,有效提高了输入缓冲电路的线性度。将该输入缓冲电路用于无数字校准的12 bit 200 M采样率的流水线型模数转换电路(ADC)中,用台积电0.18μm CMOS工艺条件下流片验证,当采样时钟为200 MHz、输入信号频率为10 MHz、振幅为1.4 V_(pp)时其失真噪声比(SNDR)为63.5 dB,无杂散动态范围(SFDR)为78.6 dBc,ADC总体功耗为500 mW。 展开更多
关键词 输入缓冲电路 模数转换 高线性度
下载PDF
基于Siwave与ADS的高频仿真 被引量:5
19
作者 刘肃 闫胜刚 王永 《电子器件》 CAS 北大核心 2013年第6期894-898,共5页
在DDR2(Double Data Rate 2)存储器的供电网络和信号传输网络设计中,由于存储器的工作频率很高,所以不可避免的会遇到高频完整性问题。借助Siwave软件对相关电源网络,进行谐振分析和阻抗分析;借助ADS(Advanced Design System)软件对信... 在DDR2(Double Data Rate 2)存储器的供电网络和信号传输网络设计中,由于存储器的工作频率很高,所以不可避免的会遇到高频完整性问题。借助Siwave软件对相关电源网络,进行谐振分析和阻抗分析;借助ADS(Advanced Design System)软件对信号网络,进行S参数和IBIS(Input/Output Buffer Information Specification)接口分析。在频率高于100 MHz时,电源阻抗大于2Ω,信号噪声也超过300 mV。通过添加去耦电容、改动走线等方法,能够减小阻抗,抑制信号噪声,把电源和信号噪声控制在5%以内。 展开更多
关键词 DDR2存储器 完整性问题 Siwave ADS 谐振分析 阻抗分析 S参数 IBIS接口
下载PDF
一种用于高性能FPGA的多电平标准I/O电路 被引量:1
20
作者 曹正州 张胜广 +2 位作者 单悦尔 张艳飞 刘国柱 《半导体技术》 CAS 北大核心 2023年第10期919-927,共9页
为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通... 为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求,设计了一种用于高性能FPGA的多电平标准I/O电路,输入信号范围为0~2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中,通过互补自偏置的折叠式放大器和施密特触发器的设计,实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中,支持多种驱动电流的输出,并且可设置输出的翻转率,降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术,提高了信号的质量。该I/O电路同时集成了数控阻抗电路,可以实时地精确匹配传输线的阻抗特性,提高了信号的完整性。仿真和实测结果表明,该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。 展开更多
关键词 现场可编程门阵列(FPGA) 输入/输出缓冲器 多电平标准 数控阻抗(DCI) 低电压差分信号(LVDS)
下载PDF
上一页 1 2 4 下一页 到第
使用帮助 返回顶部