IMA系统ICP光纤通道接口板设计与实现

为提高综合模块化航电(IMA)系统中综合核心处理器的信息交互能力,实现构建航电系统光纤通道统一网络的目标,设计以现场可编程门阵列(FPGA)为核心的综合核心处理器(ICP)光纤通道网络接口板,在FPGA内部设计实现高速串行收发器和光纤通道接口逻辑,同时在FPGA外围电路上设置包括时钟、电源、存储等在内的多种配套模块,以实现一个嵌入式系统板卡。通过2台主机模拟综合核心处理器运算单元点对点连接进行并行快速傅里叶变换计算,测试光纤通道接口板对ICP运算单元间共享计算资源的作用。实验结果表明,光纤通道接口板传输速率较快,与单ICP运算单元独立运算相比,多ICP运算单元并行运算可有效减少运算时间。

基于GSM技术的AICPS故障管理与容错机制的研究

给出了机载综合核心处理系统AICPS的软件结构和组成,采用基于TLS三层栈的先进的航电系统结构,其通用系统管理GSM分为健康监控、故障管理和配置管理三个软件功能模块,以及飞机级、综合区级、资源元素级共三级。基于GSM和运行蓝图,论述了AICPS的故障管理技术和容错重构机制,重对故障处理的过程如故障检测、故障诊断、故障处理和配置管理进行了讨论。由于航空电子系统高安全、高可靠性等特点,作为提高可靠性的手段之一,研究故障管理与容错重构非常必要。

多核处理器公平共享并行总线的方法

针对综合化电子系统中多个功能运行于同一多核处理器的不同核同时访问同一并行总线的冲突避免以及实时性问题,提出一种基于最小访问颗粒度的多核处理器公平共享并行总线的方法,并详细介绍了该方法的设计实现及验证。该方法不仅通过为每核分配一个总线操作缓冲队列保障了同一核的总线操作先到先服务,而且通过单个读写操作周期的公平队列算法保障了每核总线操作的实时性。工程实践表明,该方法是一种多核处理器公平共享并行总线的有效方法。

基于约束规划的航空电子系统任务分配与调度方法

随着综合模块化航空电子系统(Integrated Modular Avionics,IMA)对计算性能要求的日趋提高,既能提供更强计算能力又能减少电子设备的体积、重量和功耗的多核处理器将在航空电子系统领域得到广泛应用.目前航空电子系统的任务分配和调度主要基于手工方式,较少考虑多核环境下共享资源竞争带来的时间延迟,并且当系统更新时需要重新编排,十分耗时耗力.本文提出一种基于约束规划(Constraint Programming,CP)的航空电子系统任务自动化分配与调度方法.首先,给出了多核环境下任务最坏执行时间(WCET)的分析方法;其次,给出了基于CP的任务分配和调度方法;最后,设计与实现了原型工具CP4IMA,并基于ARINC653操作系统平台进行案例分析,验证了本文所提方法的有效性.

多核处理器在中低压保护测控一体化装置中的应用

阐述了多核处理器在电力二次保护测控装置中的应用。结合多核处理器基本知识和电力二次设备的典型硬件系统方案,详细描述了某嵌入式多核处理器在新一代中低压保护测控一体化装置中的设计与实现,以及基于消息机制的多核处理器间数据传输共享的方法。最后,对多核处理器在电力二次设备中的应用趋势进行了展望。

综合化航电核心处理系统容错设计

新一代综合航空电子系统正向开放式、综合化、模块化的方向发展,作为其基础平台的核心处理系统(ICPS)属于机载实时分布式计算机系统,它的设计直接地关系到综合航电系统的性能和成本;它的可靠性要求很高,必须采用容错技术;介绍了综合航电核心处理系统软/硬件结构,重点对综合处理处理系统硬件系统的动态冗余结构与容错处理进行了设计,提出了增加三模—单模冗余单元(TSRU)的方法,通过该方法提高了系统的容错能力;最后对软件系统容错机制进行了研究。

航电系统综合处理机时间隔离保护机制研究

新一代模块化综合航空电子系统采用综合处理机(ICP)来进行任务处理,ICP采用时空隔离分区技术,来实现不同系统功能对系统资源的安全共享。基于具有两级调度时间隔离机制的实时操作系统,给出了航电系统ICP时间隔离分区的处理能力和调度周期的配置实现方法。最后,对现代综合航电系统ICP的隔离分区设计进行了实例分析,其结果对指导新一代航电系统设计具有重要的理论意义。

综合核心处理系统评价工具设计

综合核心处理系统是航空电子综合化模块化的关键支撑技术。如何对其性能指标进行评价是一个非常重要的理论和工程问题。首先建立了综合核心处理器模型、任务模型。然后基于ARINC 653标准建立了双层分区调度模型,该模型实现了不同安全关键级别应用软件之间的隔离。根据离散事件仿真方法,建立了系统仿真模型。在此基础上编制了基于Visual C++平台的系统仿真程序,最后提取ICD接口控制文件进行了实例仿真,分析了任务的可调度性及系统的实时性,其结果对指导新一代航电系统设计具有重要意义。

IMA架构航电系统综合核心处理机平台软件设计

综合化模块化航空电子(IMA)架构被广泛应用于新一代民用与军用飞行器的设计中,在简化系统设计、开发和验证的同时,提升了航电系统的安全性与可靠性。介绍了航空电子系统IMA体系结构模型,以及基于该模型的某重点型号飞机任务系统中的综合核心处理机(ICP),讨论了一种适用于该系统的采用ARINC653标准的软件体系结构,设计了软件体系结构下的ICP平台软件,最后就软件结构的特点和关键技术进行了详细的讨论。

混合动力汽车信息集成控制网络研究

针对混合动力汽车控制系统的通信需求和控制策略,提出了一种基于CAN总线的分布式信息集成控制网络的拓扑结构。采用飞思卡尔HCS12系列双核微处理器开发了用于传感信号采集和总线数据收发的信息集成模块;设计了CAN总线应用层协议,研究了协议中优先级分配、单帧与多帧标识、数据长度与帧编号等机制;采用RMA方法对所设计的总线控制网络的负载率、实时性进行分析。台架试验测试结果表明,该信息集成控制网络综合性能良好,能够满足混合动力汽车控制系统的要求。

高密度集成与单芯片多核系统及其研究进展

在体积、重量和功耗有严格约束的情况下,系统小型化遇到多种技术挑战,为了满足高密度计算和小型化的要求,高密度系统集成和单芯片多核处理器至关重要。讨论了高密度集成与单芯片多核处理器技术及其研究进展,其中包括单芯片多核处理器(CMP)、片上网络(NoC)、3D集成电路、高密度封装。提出了CMP的两个发展特征,即小核大数量和层次型簇结构。指出高密度集成设计与高密度封装设计逐渐融合,并为单芯片多核系统的物理实现提供了技术保证,为最终实现高密度计算和小型化系统提供了硬件解决方案。

基于多核MIPS64芯片的综合安全网关设计与实现

针对当前安全设备在面对日益复杂的多形态网络行为和攻击应用上存在的低效率和低功能,提出一种面向下一代网络的高性能、分层次、并行处理的多功能综合安全网关体系结构。该体系结构以多核MIPS64安全处理芯片为基本核心模块,采用X86作为资源调度管理,以MIPS64cavium芯片内嵌的针对TCP数据包深度检查和模式识别的硬件完成网络数据流的高速检测,以PCI express X16总线实现线速处理网络数据流量,以双通道DDR2和Ultra320SCSI完成海量数据流的内部处理和存储。实际测试表明新型安全网关具有极好的效果。

机载综合核心处理机标准化研究

机载综合核心处理机(ICP)是综合模块化航空电子系统的核心平台,是航电系统信息处理的主要系统,ICP性能的好坏直接影响到航空电子系统乃至飞机的整体性能。ICP作为飞机综合模块化航空电子系统的重要设备,在研制过程中必须对其进行规范化设计,使ICP产品设计更加标准化、规范化、通用化,从而降低研发和生产成本,提升ICP产品的可靠性。在ARINC系列标准和ASAAC系列标准等国外相关标准研究基础上,深入分析综合核心处理机标准技术,提出机载综合核心处理机软硬件层次架构,功能模块,结构封装等方面的标准化内容,保障综合核心处理机产品研制的统一性。

三代半航空电子系统核心处理技术研究

集中控制和综合处理技术已广泛应用于现代军用航空电子系统,综合处理机作为航空电子系统控制和管理的计算机信息处理平台,其开放式系统结构、综合处理技术及可靠性将是系统设计的关键。介绍了一种高性能机载核心处理计算机系统。根据航空电子系统功能需求,进行了综合化、层次化结构设计,并对该系统的重构管理、综合显示管理和告警管理等关键技术进行了研究分析,同时给出了合理的解决方案。航空电子系统综合试验表明,核心处理机性能先进,可靠性高,并极大地改善和提高了航空电子系统的整体性能。

一种基于异构多核处理器的小型综合化弹载计算机设计

随着智能化导弹的发展,对弹载计算机的小体积、低功耗、轻重量、高性能提出了更高的要求。分析了小型化弹载计算机的技术需求,提出一种基于异构多核处理器的综合化弹载计算机设计,采用系统制导控制一体化设计,外部接口标准化、模块化设计,提高了系统集成度,缩短了研制周期,降低了开发成本。经地面环境验证,能够满足弹载电子系统的研制要求,适用于小型化弹载电子系统。

一种基于多核的完整性度量实施方法

为了解决在使用内核完整性度量机制对操作系统进行实时度量时,由于操作系统内核在设计之初没有考虑内核完整性度量机制的出现,导致不能对系统进行及时度量的问题,本研究提出一种基于多核的完整性度量实施方法,该方法通过在操作系统内核相关部分加入对内核完整性度量机制的支持来解决这一问题。本文首先介绍该方法的设计和实现,然后通过实验对该方法的有效性及性能开销进行分析。该方法可以为内核完整性度量机制分配核运行,实现对操作系统内核的及时度量,且性能开销极小。

用于三维堆叠芯片的通用网络服务片设计

在三维集成技术中,让制造检测好的已知合格片在不同的三维芯片设计中复用可有效降低成本。设计了一种采用通用网络服务片(GNSD)来构建三维片上网络的通用网络(GNet),并以一个64核处理器为实验对象,分别采用传统的三维片上网络设计中成本驱动的设计和性能驱动的设计,和采用GNet的设计来实现该处理器。对3种设计进行仿真,对比其吞吐率、时延、功耗及成本,证明GNet不仅仅在成本上有突出的优势,在性能上也优于传统的三维设计。

基于SOPC的低电压电泳芯片系统平台设计

探讨了一种基于SOPC(System on a Programmable Chip)的低电压电泳芯片系统平台设计方案。以基于FPGA内嵌NiosII软核处理器为系统控制模块,运用SOPC Builder定制低电压电泳芯片运动梯度电势施加控制器、Avalon流模式的电导检测的IP核,实现芯片高速控制与电泳信号采集。文中具体阐述了该系统软、硬件总体结构、多CPU协调工作原理、运动梯度电势的控制原理以及电导检测采集IP核的设计。

航电系统综合核心处理机研究与实现

随着现代战争环境日益复杂化,态势估计、预警、战场指挥等作战任务越来越需要高性能航空电子系统的支持,航空电子系统已经成为提高军用飞机性能最主要、最有效的手段之一。综合核心处理机(ICP)居于新一代飞机航空电子系统的核心,能够对雷达、通讯导航识别、电子战、显示控制、任务管理、武器管理、人机接口等多种典型航电任务进行综合处理,是整个综合航电的"大脑"和"神经"。该文描述了航电系统综合核心处理机显著特点和关键技术,并给出了一种基于光纤通道网络(FC网络)的综合核心处理机的具体实现。

下一代综合模块化航空电子系统关键技术研究

随着高新技术的不断发展,航空电子机载系统能支持越来越复杂的功能,当前的综合模块化航空电子(IMA)系统架构采用模块化的设计以及开放式的架构,在提高航空电子系统可靠性的同时大大降低了功耗及成本。但随着飞行任务的日益复杂以及机载系统功能的不断增加,当前的IM A系统在面对复杂的应用需求时出现了无法突破的技术瓶颈。基于当前IM A系统的技术瓶颈,详细描述了下一代IM A系统的架构设计细节,总结了实施下一代IM A系统将面临的技术挑战,从高速网络,高性能多核处理器以及多核虚拟化等方面分析了有望发挥重要作用的关键技术,并提供了关键技术可行的研究思路,为下一代IMA系统的相关研究提供参考。