This paper explores and proposes a design solution of an integrated skip cycle mode （SCM） control circuit with a simple structure. The design is simulated and implemented with XD10H-1.0μm modular DIMOS 650 V proces...This paper explores and proposes a design solution of an integrated skip cycle mode （SCM） control circuit with a simple structure. The design is simulated and implemented with XD10H-1.0μm modular DIMOS 650 V process. In order to meet the requirement of a wide temperature range and high yields of products, the schematic extracted from the layout is simulated with five process corners at 27℃ and 90℃. Simulation results demonstrate that the proposed integrated circuit is immune to noise and achieves skipping cycle control when switching mode power supply （SMPS） works with low load or without load.展开更多
在低功耗设计中,多电源多电压技术通常使用电源状态表格(Power State Table,PST)定义各个电压域的供电状态组合.当PST数量较多时,EDA(Electronic Design Automation)对PST的合并速度很慢.针对这个问题,提出一种基于分治思想的数字集成...在低功耗设计中,多电源多电压技术通常使用电源状态表格(Power State Table,PST)定义各个电压域的供电状态组合.当PST数量较多时,EDA(Electronic Design Automation)对PST的合并速度很慢.针对这个问题,提出一种基于分治思想的数字集成电路低功耗供电网络建模方法.其利用分治算法将供电网络分割成个子模块,并使用二分查找和哈希算法对建模过程进行优化,使建模速度相比线性查找平均提高了约三分之一.然后使用双重映射算法和并行计算将模型中所有PST快速合并.最后设计UPF测试集以验证模型的正确性和测试模型的分析速度.在500个UPF(Unified Power Format)文件测试中,分析结果正确率为100%.在10个性能测试集中发现相比国际主流的LP工具,速度提高约115倍.展开更多
介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传...介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。展开更多
文摘This paper explores and proposes a design solution of an integrated skip cycle mode （SCM） control circuit with a simple structure. The design is simulated and implemented with XD10H-1.0μm modular DIMOS 650 V process. In order to meet the requirement of a wide temperature range and high yields of products, the schematic extracted from the layout is simulated with five process corners at 27℃ and 90℃. Simulation results demonstrate that the proposed integrated circuit is immune to noise and achieves skipping cycle control when switching mode power supply （SMPS） works with low load or without load.
文摘在低功耗设计中,多电源多电压技术通常使用电源状态表格(Power State Table,PST)定义各个电压域的供电状态组合.当PST数量较多时,EDA(Electronic Design Automation)对PST的合并速度很慢.针对这个问题,提出一种基于分治思想的数字集成电路低功耗供电网络建模方法.其利用分治算法将供电网络分割成个子模块,并使用二分查找和哈希算法对建模过程进行优化,使建模速度相比线性查找平均提高了约三分之一.然后使用双重映射算法和并行计算将模型中所有PST快速合并.最后设计UPF测试集以验证模型的正确性和测试模型的分析速度.在500个UPF(Unified Power Format)文件测试中,分析结果正确率为100%.在10个性能测试集中发现相比国际主流的LP工具,速度提高约115倍.
文摘介绍了一种超低功耗、无片上电阻、无双极型晶体管（BJT）的基于亚阈值CMOS特性的基准电压源,该带隙基准源主要用于低功耗型专用集成电路（ASIC）。采用Oguey电流源结构来减小静态电流,以降低功耗。通过使用工作在线性区的MOS管代替传统结构中的电阻消除迁移率和电流的温度影响,同时减小芯片面积;采用共源共栅电流镜以降低电源电压抑制比和电压调整率。电路基于SMIC 0.18μm CMOS工艺进行仿真。仿真结果表明,在-45~130℃内,温漂系数为29.1×10-6/℃,电源电压范围为0.8~3.3 V时,电压调整率为0.056%,在100 Hz时,电源电压抑制比为-53 d B。电路功耗仅为235 n W,芯片面积为0.01 mm2。
