-
题名RFID系统中低功耗JH算法的设计与实现
被引量:1
- 1
-
-
作者
周权
王奕
李仁发
-
机构
湖南大学嵌入式系统及网络实验室
网络与信息安全湖南省重点实验室
-
出处
《小型微型计算机系统》
CSCD
北大核心
2013年第8期1944-1948,共5页
-
基金
国家自然科学基金项目(61173036)资助
-
文摘
针对资源占用少,功耗要求低的RFID的应用时,低功耗成为哈希算法的一个重要指标.JH算法是SHA-3最后一轮候选算法之一;本文通过改进JH算法中轮函数Rd的算法结构,设计了数据单元为16 bit的JH算法的硬件实现体系结构,提出了一种适应于RFID系统的低功耗JH算法的硬件实现方案.本文以JH-256和JH-512算法为例进行低功耗硬件实现;在Xilinx Virtex-5FPGA平台上,本文的设计分别占用了956 slices和1020 slices,在Altera Stratix III FPGA平台上分别占用了1480 ALUTs和1660ALUTs;在ASIC 0.18μm CMOS库上,当工作频率为100 kHz时,本文的设计分别占用了24797门和26386门,功耗分别为27.8859μW和29.8197μW.实验结果表明,本文JH-256、JH-512算法的硬件实现性能满足RFID系统的应用需求.
-
关键词
射频识别
jh
哈希算法
低功耗
硬件实现
-
Keywords
RFID
jh
Secure Hash algorithm ( SHA )
low-power
hardware implementation
-
分类号
TP316
[自动化与计算机技术—计算机软件与理论]
-
-
题名基于FPGA的可重构JH算法设计与实现
- 2
-
-
作者
周权
王奕
李仁发
-
机构
湖南大学嵌入式系统及网络实验室
湖南大学网络与信息安全湖南省重点实验室
-
出处
《计算机工程》
CAS
CSCD
2012年第11期208-210,共3页
-
基金
国家自然科学基金资助项目(60873074
60673061)
长沙市科技计划基金资助项目(K1003028-11)
-
文摘
针对现有可重构JH算法硬件实现方案吞吐量较低的问题,利用查找表方法对S盒进行优化,使改进的JH算法在现场可编程门阵列上实现时具有速度快和面积小的特点,在此基础上提出一种可重构方案。实验结果证明,该方案最高时钟频率可达322.81 MHz,占用1 405 slices,具有资源占用少、性能参数较好、功耗较低等特点。
-
关键词
jh算法
安全哈希算法
现场可编程门阵列
可重构算法
-
Keywords
jh algorithm
Secure Hash algorithm(SHA)
Field Programmable Gate Array(FPGA)
reconfigurable algorithm
-
分类号
TP312
[自动化与计算机技术—计算机软件与理论]
-