基于MOBILE的JK触发器设计

介绍了一种新型量子逻辑单元电路——单稳双稳转换逻辑单元及其工作原理 ,在此基础上探讨并设计了以MOBIL E为基本单元电路的具有同步置位复位功能的边沿型 JK触发器电路 。

TTL主从JK触发器在CP脉冲升降沿的工作特性研究

TTL主从JK触发器在时钟脉冲下降沿会出现输出状态异变,本文对这一问题进行了研究。

具有抗差分能量攻击性能的JK触发器设计

通过对传统触发器结构和旁道攻击密码系统原理的研究,提出一种具有抗差分能量攻击性能的JK触发器设计方案。首先,根据双轨预充逻辑电路交替处于预充阶段与求值阶段的特点,结合触发器的特征方程,推导出具有抗差分能量攻击性能的JK触发器的状态方程;然后,根据场效应管宽长比对数据传输速率的影响,采用灵敏放大型逻辑,得到相应的触发器电路结构。HSPICE模拟验证表明,所设计电路具有正确的逻辑功能。与传统JK触发器比较,该结构具有显著的抗差分能量攻击性能。

确定非正常触发主从JK触发器次态的一种简单方法

通过对非正常触发时主从 JK触发器可能出现的工作波形的详细分析 ,归纳出了非正常触发时确定主从 JK触发器次态的简单方法。

确定主从JK触发器次态的方法

讨论了主从 JK触发器“一次变化”的由来及根据“一次变化”的概念确定主从 JK触发器次态的方法。

基于次态卡诺图的JK驱动方程的改进方法进行时序逻辑电路的设计

在应用次态卡诺图得到JK驱动方程时,为了达到时序逻辑电路设计最简化。论文在分析JK触发器的特性,及求取JK触发器驱动方程的传统方法中存在的问题,提出了用次态卡诺图求取JK驱动方程的改进方法。并通过示例说明利用该方法进行时序逻辑电路设计的过程。由此得出所提出的改进方法是可行的。

新型CMOS JK触发器

该文以双反相器闩锁电路为基本存贮单元,采用开关级设计方法设计出一种新型的CMOS JK触发器。与传统设计相比,新设计具有较简单的结构、较少的元件以及较快的工作速度。

同步JK触发器的分析与研究

JK触发器是数字电路设计中应用非常广泛的一类触发器,教学中发现有些教材和文章对同步JK触发器的存在问题有争议,本文详细分析了同步JK触发器的电路结构,仿真和电路实测结果都证明不存在同步JK触发器。

基于去抖动的JK触发器实验设计

JK触发器是一种功能完善且应用很广泛的触发器。在实验中,JK触发器实验虽然用Protues软件仿真能顺利完成,但是在实验箱上连接电路却不能得到预期的正确结果,这是开关抖动造成的。在此引入一种改进的电路:在时钟信号产生电路中引入由基本RS锁存器构成的去抖动电路,其可以有效地消除触点抖动造成的实验结果错误和误触发,得到与理论完全一致的结果。

关于四值JK触发器的研究

从分析二值触发器的特点着手，由三值触发器的研究［１～３］推广到四值ＪＫ触发器的研究，并提出了具有四轨输出的四值ＪＫ触发器．

TTL JK边沿触发器在CP脉冲边沿的工作特性

短的CP边沿时间,是触发器正常工作的重要条件之一.用实验展现了CP边沿时间过长时集成TTLJK边沿触发器出现的异变现象,探明了产生异变现象的原因,推导了CP边沿时间最大值的计算公式,与实际测量取得了一致的结果.

同步JK触发器门级建模仿真讨论

同步JK触发器是“数字电路与逻辑设计”课程中重要的一种触发器单元。针对教材等资料普遍采用分析结论进行行为级建模的仿真不能反映触发器真正功能这一问题,提出了改进的门级建模仿真方法,对两个与门的不同延时情况也进行了详细分析,指出了部分文献和教材中的错误。

TTL JK边沿触发器在CP脉冲边沿的工作特性研究

TTL JK 边沿触发器在CP 脉冲边沿会出现输出状态异变现象。本文分析了异变的原因,提出了对CP 脉冲上升时间和下降时间的要求条件。

一种主从JK触发器的简化分析方法

指出了主从ＪＫ触发器传统分析方法的不足，提出了一种实用、简单的分析方法。

由与非门构成的主从JK触发器在CP边沿工作特性研究

由TTL与非门构成的主从JK触发器在CP下降沿会出现输出状态异变 ,本文对这一问题进行了研究。

基于震动开关及JK触发器的小夜灯电路设计

震动开关是一种机械式传感器,常用于检测物体是否因为受到外力而发生倾斜、震动的情况。JK触发器是数字电子技术中用于时序逻辑电路设计的经典芯片。在实际生活中,很多群体需要智能的小夜灯来进行照明。文章将时序逻辑电路设计的理论知识应用到解决实际生活问题的电路设计中,阐述了一种基于震动开关及JK触发器的小夜灯电路的设计,通过震动小夜灯来实现开启、关闭夜灯,及切换强、中、弱光挡位。

主从JK触发器真值表的扩展

通过对主从JK触发器的分析，在原JK触发器真值表的基础上，推出了主从JK触发器扩展真值表。

基于AERL的低功耗绝热JK触发器的研究

提出了一种低功耗的绝热JK触发器电路。在绝热AERL(Approved Energy Recovery Logic)反相器电路的基础上,提出了AERL反相器级联及AERL JK触发器的实现方法。在0.5微米PTM工艺下用Spice工具对提出的电路进行了模拟仿真。结果显示与传统的CMOS JK触发器和ECRL JK触发器相比,AERL JK触发器具有更低的功耗。

基于JK驱动方程的改进方法的电路自启动设计

时序逻辑电路的设计过程中,如何用JK触发器设计电路,设计好的电路是否能够自启动是必须考虑的问题,也是数字电子技术课程教学的重点和难点内容。文章结合实例,详细介绍了选用JK触发器设计同步时序逻辑电路时,利用次态卡诺图改进方法直接得出各触发器的最简驱动方程。验证电路是否能够自启动,如果不能自启动通过修改次态卡诺图的方法,实现用JK触发器设计能自启动的同步时序逻辑电路。

基于QCA的双边沿JK触发器的实现

量子元胞自动机(Quantum-dot Cellular Automata,QCA)是一种有望替代传统半导体晶体管的新型纳米器件.本文提出了一种改进的双边沿触发结构及其相应的JK触发器电路,用概率转移矩阵(Probabilistic Transfer Matrix,PTM)分析该触发结构,结果表明该结构较以往的可靠性更高.同时利用模块垂直堆叠方法来优化了JK触发器电路,新结构电路较之前的电路元胞数和整体面积均有所减少.