基于JTAG边界扫描方式的重构控制器的设计

为充分利用硬件资源,满足不同的应用需求,本文提出了一种基于JTAG边界扫描模式配置的重构控制器,详细介绍控制器的硬件实现以及配置流程,该控制器通过模拟JTAG接口时序及TAP状态机的功能,实现在系统配置目标可编程器件。

基于JTAG的计算机硬件实验系统的设计与实现

介绍了一种利用自建JTAG边界扫描结构、基于FPGA实现的计算机硬件实验教学系统。针对系统中计算机与FPGA内实验电路的信息交换以及对实验电路的运行控制两个关键点进行了研究,将边界扫描测试协议作为信息传递手段实现了计算机与FPGA内部实验电路以及运行控制器之间的数据通信。设计了自建JTAG边界扫描结构,并设计了相对通用的运行控制器以实现对不同计算机硬件课程不同实验电路的运行控制。设计以STM32作为主控芯片的USB和JTAG协议之间的协议转换器,用以连接计算机和FPGA中的自建JTAG边界扫描结构。以16位微程序控制的微处理器作为目标实验电路,在AlteraDE2-115教育开发板上对该系统进行了实现和验证。试验表明,该系统在可靠性、稳定性等方面均能满足高校计算机硬件实验的需求。

JTAG测试技术在模块级测试中的应用

目前,随着板级器件密度的不断增大,尤其是表贴器件、BGA器件的大量使用,传统的测试方法,如使用万用表、示波器等已不能够覆盖足够的测试面积,这为模块测试带来了挑战。而随着支持IEEE1149.1标准的器件在模块中广泛的应用,很好的解决了这一问题。文章从JTAG边界扫描技术的原理出发,探讨如何将该技术应用到模块级测试中,为模块测试诊断带来便利。

基于JTAG接口的配置主控器的设计

JTAG接口是边界扫描测试和下载配置的主流接口,本文设计了基于ARM处理器的JTAG主控器,主要用于胚胎电子系统等可编程器件的配置下载。该主控器采用RS232串口与计算机通信,设计实现简单,可根据需要灵活改变。主控器产生标准的JTAG时序信号,用于电路测试和下载编程。通过实验,表明该JTAG主控器产生JTAG时序稳定可靠,满足胚胎电子配置控制研究的需要。

LHCb试验数据采集系统中的4G以太网卡GBE

在LHCb试验中,有数以百万计的探测器通道,为了传输大量的试验数据,需要350块的4通道、全双工的千兆以太网卡GBE。介绍了GBE网卡的硬件设计原理、所实现的网络协议以及它的测试方法和实际的工作情况。

基于动态局部重配置的FPGA抗辐射模拟

提出一种与具体硬件结构无关、基于权重的错误注入模型,用于准确模拟基于SRAM的现场可编程门阵列抗辐射性能。提出基于JTAG边界扫描技术和动态局部重配置的错误注入模拟平台。实验结果证明,由该软件模型和硬件平台组成的错误注入系统具有良好通用性,能更准确、高效地进行模拟,且成本较低。

基于FPGA的动态可重构系统设计与实现

近年来,随着计算机技术的发展,尤其是现场可编程门阵列FPGA的出现,使实时电路重构成为研究热点。基于FPGA的重构系统具有自适应、自主修复特性,在空间应用中具有非常重要的作用。介绍FPGA可重构技术的分类以及动态可重构技术的原理,并在此基础之上选取Virtex-4系列FPGA给出一种动态重构的应用以及具体实现,即通过微处理器(ARM)结合多个FPGA,并采用一种新的边界扫描链方法对多个FPGA进行配置,从而实现局部动态可重构。这种实现方法具有较强通用性和适于模块化设计等优点。