JTAG边界扫描技术在高速路由器硬件测试中的应用

硬件系统的规模越来越大，复杂度越来越高，对其进行测试也越来越困难，ＪＴＡＧ边界扫描技术较好地解决了传统测试的不足。但是在高速路由器的体系结构中，应用ＪＴＡＧ边界扫描进行插件导通测试遇到了困难。介绍了ＪＴＡＧ边界扫描的概念及基本协议，针对高速路由器的硬件结构，提出了一种灵活利用ＪＴＡＧ边界扫描进行插件导通测试的方法，并详细介绍了该工作方法的工作原理及实现。

边界扫描技术及其在PCB可测性设计中的应用

阐述了边界扫描技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于边界扫描技术的PCB可测性设计进行了研究,并给出了具体的实现方法;以对某海军导弹通用测试系统中的数据采集电路板进行改进为例,实现了该电路板的可测性设计;经验证,该方法有效地缩短了数据采集电路板的开发周期,降低了其维修测试费用,因而将具有更为广泛的应用前景。

基于JTAG标准的边界扫描在通用CPU中的设计

剖析了JTAG标准的精髓,分析了其组成﹑功能与时序控制等关键技术,结合一款通用CPU的具体要求,给出了一种实现JTAG结构的具体方法,并介绍了其功能测试的方法。

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149.11990标准以后,边界扫描技术得到了迅速发展和应用。利用这种技术,不仅能测试集成电路芯片输入/输出管脚的状态,而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100%的故障覆盖率,且能实现高精度的故障定位。同时,大大减少了产品的测试时间,缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点,而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构,讨论了边界扫描技术的具体应用。

边界扫描技术在板级可测性设计中的应用

阐述了JTAG技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于JTAG的PCB可测性设计进行了研究,给出了具体的实现方法,并实现了导弹通用测试系统中数据采集电路板的可测性设计.

基于边界扫描技术的TAP接口研究

边界扫描机制是一种新型的VLSI电路测试及可测试性设计方法。该文在研究边界 扫描体系结构和TAP接口控制器的基础上，在一个测试系统中，实现了基于JTAG规范的主TA P 接口设计。

边界扫描技术及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试。介绍了支持JTAG标准的IC芯片结构,并以PC机作为平台,利用边界扫描技术对某飞控计算机系统中的CPU电路板进行测试,实现了该电路板的可测性设计,体现了边界扫描技术对于芯片互连故障测试检验效率高,控制简单方便,易于实现的优越性。

系统集成芯片边界扫描测试技术研究

随着大规模集成电路芯片集成度的不断提高 ,芯片上器件的布局日益复杂和紧凑 ,器件的引脚更加密集 ,给电路的安装测试带来了很大难度 ,于是出现了在进行芯片设计时就考虑电路的测试问题 ,即可测试性设计 .文中分析了可测试性设计中的一种采用 JTAG1 1 49.1标准的重要测试方法 :边界扫描技术 .基于对某一 EEPROM芯片的测试工作 ,对该技术的主要原理、应用方法、软件使用、测试范围和步骤做了重点论述 .在对 EEPROM芯片测试时 ,采用的测试软件为 On TAP,选用的是 Altera公司的 Byte Blaster MV下载线 ,并给出了测试 EEPROM芯片当前状态的

混合技术电路板簇测试的多边界扫描链优化配置

由边界扫描器件和非边界扫描器件组装的混合技术电路板将在今后相当长时间内广泛存在 ,板中由非边界扫描器件组成的簇的测试是边界扫描测试领域重要而富有实际价值的问题 .为减少其测试时间 ,基于贪婪策略和单扫描链最优排序技术 ,提出了一种多边界扫描链优化配置技术 .经实例验证表明 ,该技术可以有效地减少混合技术电路板簇测试时间 。

边界扫描技术的优化设计

边界扫描技术是工业领域可测性设计的主流技术。对其进行优化设计,可以缩短测试施加时间,提高故障诊断率。本文从其本身的优化设计以及与其他DFT技术相结合的综合优化设计两个角度详细论述了基于边界扫描的优化设计问题,对该领域的进一步深入研究具有重要的理论价值和实践价值。

基于边界扫描技术的数字系统测试研究

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。

JTAG边界扫描单元的改进方案

首先分析了边界扫描系列协议的现状,指出近期的工业标准仍将只有IEEEstd1149.1.为了能够检测电容耦合故障,对JTAG规定的边界扫描单元进行了简单的修改.修改之后的扫描单元在不影响JTAG定义功能的同时,增加了对耦合电容的故障检测能力.

边界扫描与电路板测试技术

本文论述了边界扫描技术的基本原理和边界扫描在电路板测试及在FPGA、DSP器件中的应用。介绍了为提高电路板的可测试性而采用边界扫描技术进行设计时应注意的一些基本要点。

边界扫描技术在板级可测性设计中的应用

硬件系统的规模越来越大,复杂程度越来越高,对其进行测试也越来越困难,边界扫描技术很好地解决了传统测试的不足。阐述了JTAG技术的基本原理,从设计方法、优化策略及实现技术等方面,对基于JTAG的PCB可测性设计进行了研究,给出了具体的实现方法,并实现了自动测试系统中数据采集电路板的可测性设计。结果证明该方法有效缩短了测试时间,降低了维修测试费用,具有较大的实用价值。

基于并行机制的边界扫描技术

在SoC测试时,测试功耗和测试成本是其可测性设计中最重要的一点要求。在分析了常见测试结构的测试功耗的基础上,提出了一种并行扫描机制的测试结构,包括访问机制的设计和测试控制器的设计。该方法可根据测试成本和测试功耗的要求,选择不同的构造方法。

边界扫描技术在故障信息处理中的应用

边界扫描技术广泛应用于电路可测试性设计,在故障信息处理测试设计中尝试融入边界扫描技术,采用扫描器件直接替换、扫描结构置入等方法。通过仿真试验表明该设计方法可行,经过系统硬件测试,证明边界扫描技术能够有效提高故障信息处理能力。

基于边界扫描技术的嵌入式处理器测试方法研究

现代先进微处理器有非常高的集成度和复杂度,而且芯片管脚数相对较少,必须要有一定的自测试设计和其它的可测试性设计来简化测试代码,提高故障覆盖率。该文提出了嵌入式处理器80386EX芯片内部功能的测试方案,设计了符合JTAG规范的测试系统结构,实现了芯片的内部功能部件的测试。接着,通过实验证明了文章所提方法的可行性。最后讨论了下一步的研究工作。

JTAG边界扫描时钟单元设计

本文设计了一种通用的边界扫描时钟单元。这些单元可作为标准单元建立在标准单元库中以提高ＶＬＳＩ设计效率。同时讨论了两种用边界扫描技术测试高速芯片工作频率的方法。

边界扫描技术及在实验设备中的应用

利用边界扫描技术可以很好地解决在传统实验设备中的测试问题,增加设备的可维护性.在研究边界扫描技术的基础上,提出了可行的设备测试方法,并在部分实验室得到了应用.

基于Test Director6和边界扫描的板级测试技术

在国内首次介绍了Qmax公司的Test Director6开发工具在JTAG测试中的应用,并首次提出了利用Test Director6进行基于JTAG技术的板级测试方法。实验证明,该方法成熟高效,能有效提高测试效率和测试可靠性,具有较大的实用价值。