基于JTAG接口的多通道测试系统设计

为了实现雷达数字接收机的自动采集与分析,通过电路的JTAG接口和Quartus软件的SignalTap功能,将数字IQ数据进行采集和存储,经过嵌入式MATLAB的组合封装和LabVIEW测试算法的通用化分析,实现了多通道数字化接收机性能指标的便捷化测试,提升了系统的自动测试效率。

随钻核磁仪器数字电路在系统编程实现方法

受钻井过程中冲击和振动的影响,随钻核磁测井仪器的内部电路需要特殊封装,使得DSP和FPGA组成的数字电路系统不能正常通过JTAG接口升级程序。本文提出了一种基于串口总线的在系统编程技术。根据FLASH的配置特性和JTAG接口协议的特点,以DSP作为主控制器,利用自编写的底层程序将串口传输的配置文件分别烧写进DSP和FPGA内部FLASH中,实现了DSP和FPGA的在系统编程(ISP)。利用对TI TMS320F2812和Actel A3P1000的数字电路的系统调试,证明这种方法可靠性高、现场操作方便。

基于权限管理的SoC安全芯片调试系统设计

针对SoC安全芯片的JTAG/cJTAG接口在产品化阶段没有关闭存在恶意被攻击风险,或通过OTP/eFuse简单的永久关闭JTAG/cJTAG接口导致量产阶段客户问题定位困难,或CPU指针跑飞后调试手段受限而很难定位等问题,本文设计了一种基于权限管理的SoC安全芯片调试系统,相比传统调试方式,本文做了两方面修改:针对JTAG/cJTAG调试方式,在传统调试方法上增加了权限控制位设计、校验密码设计、权限比对设计;针对UART调试方式,在保留传统调试方法的基础上增加了UART访问寄存器总线设计,并可以通过OTP/eFuse关闭UART访问寄存器功能。此调试系统既为SoC芯片CPU挂起、指针跑飞等提供问题分析手段,又为SoC芯片量产阶段提供安全又方便的JTAG/cJTAG调试手段。

MCU模拟JTAG的FPGA在线升级设计

FPGA芯片具有灵活性高、速度快和成本低等优点,被广泛应用于对系统实时性和可靠性有较高要求的领域,如航空航天领域和核电DCS领域。FPGA芯片固件的烧写一般是通过专用的JTAG调试器,但是FPGA设备在大规模工程应用之后,无法通过专用的JTAG设备进行更新和维护。为了便于大规模应用和后期维护,本文提出基于MCU模拟JTAG的方法来实现对FPGA的升级更新。设计上位机分包发送应答机制可以保证升级包下载阶段数据下载的可靠性,设计MCU模拟JTAG来实现FPGA外置Flash的升级更新。该升级系统将用于NuCON核电DCS的I/O设备上,对于设备的大规模工程应用具有重要意义。

基于Hadoop技术的气象数据实时传输监控系统设计

气象数据在传输过程中,可能会出现数据丢失、重复、错误等问题,为准确分析气象问题表现情况,实现对气象问题的实时监控,设计了基于Hadoop技术的气象数据实时传输监控系统;联合JTAG调试电路与数据采集器,调节风速风向、雨雪、雷电、温湿度4个基础监控模块,完成气象数据实时传输监控系统的硬件设计;根据Hadoop架构体系连接形式,搭建Hadoop架构体系,预处理气象数据;在此基础上,匹配数据库机制与业务信息表单,实现应用系统的实时传输监控功能,再联合相关系统硬件,完成基于Hadoop技术的气象数据实时传输监控系统的设计;实验结果表明,在文章设计系统作用下,A、B、C三个场景的风力、降雨、降雪、雷电等级监控结果均与气象数据取样结果保持一致,能够有效实现对风、雨、雪、雷4种气象问题的实时监测,可以准确分析气象问题表现情况,且平均响应时间仅为61.3 ms,具有较好的实时性。

基于高速LVDS接口的FPGA高可靠远程更新系统技术研究

为节省FPGA升级工作的时间和成本,设计了一种利用LVDS替代传统JTAG方式升级的FPGA程序方法,该设计主要由Xilinx FPGA、LVDS芯片、Flash芯片和串口连接线等组成。采用MultiBoot双镜像技术,实现了即使在更新失败的情况下,依旧可加载备份镜像保证系 统正常工作,以此保证设计的稳定性。实验结果表明,此设计可以替代传统FPGA升级方法,节省升级工作的时间和成本。

基于TUSB2046的多处理器调试模块设计与实现

针对航空电子设备调试过程中,传统的模块调试方法需要多次在机柜中插拔模块,易造成模块损坏,且调试效率低下的问题,基于USB_HUB控制芯片TUSB2046IBVF设计了一款同时适用于不超过10模块的实时在线调试电路并实现为调试模块。首先介绍了设计方案的物理架构,其次介绍了模块核心芯片的供电方式、时钟电路、负载的过流保护、与机柜的连接器定义等,最后通过对模块的测试,达到了预定的功能,效果良好。

远程在线更新FPGA多版本程序的方法

研究了现有航空机载平台FPGA芯片远程在线更新的两种方式,提出了一种全新的远程在线更新FPGA多版本程序的方法。该方法采用RapidIO总线,通过CPLD引导具有远程在线更新能力的FPGA基础版本程序,实现FPGA程序远程在线更新。该方法可靠性高,有效提高了FPGA程序更新的速度。

虚拟GDB远程调试技术及其在硬件仿真器中的应用

为了解决当前硬件仿真器采用测试激励与探针采样调试方法导致的额外硬件资源需求增加以及调试方法复杂死板的问题,研究出一种虚拟GDB远程调试技术提高硬件仿真器的调试能力。首先,使用JTAG的消息代理器与事务处理器进行软件与硬件的信息交互,实现计算机与硬件仿真器的通信;然后,通过VPI接口实现GDB与JTAG代理器的软件信息交互,完成虚拟GDB调试;最后,在硬件仿真器中进行应用实验。结果表明,虚拟GDB远程调试系统可支持断点插入、单步运行、寄存器读写等功能,与插入探针的调试方法相比,使用虚拟GDB调试提速近百倍。虚拟GDB远程调试技术丰富了硬件仿真器的软件调试手段,增强了硬件仿真器的调试能力,提升了芯片设计验证效率。

基于UVM和C语言验证JTAG调试协议的研究与实现

芯片验证中,JTAG协议功能的好坏决定了芯片流片回来后是否具有可调试状态。多数情况下是编写一段既冗长且不易维护的TestBench代码进行验证;有些情况依赖FPGA原型验证手段去验证JTAG协议,但在该情况下,一些模块需进行FPGA资源替换,无法保证与RTL级网表一致,可能导致流片后回来的芯片JTAG调试不通。针对这些情况,结合UVM方法学的通用性和C语言的便利性,提出一种基于UVM和C语言联合验证JTAG调试协议的实现方法。UVM搭建验证JTAG协议的框架,C语言侧编写测试用例,用例通过调用UVM侧实现的芯片JTAG接口驱动时序的方法来到达实现C语言验证芯片JTAG协议的结果。

基于JTAG的高效调试系统设计与实现

为了给自研处理器芯片提供一种高效方便的调试方法,提出了一种基于JTAG的片内调试系统设计方法。该调试系统在遵循JTAG标准协议的基础上,简化片内调试硬件模式设计,以较少的硬件开销和精简高效的专用调试指令设计,不仅实现了调试中断、指令/数据断点设置、单步执行及寄存器/存储器数据读写等基本调试功能,还支持现场保护与恢复、Trace Buffer、指令插入执行等高级调试功能。经实际芯片测试证明,该调试系统具有兼容JTAG协议、功能全面、灵活高效、结构简单、便于操作等特点。

Stratix系列FPGA可实现远程升级的系统设计

在通信、航空、航天、医疗等众多领域,FPGA作为主控器已无可替代,基于JTAG(Joint Test Action Group)的FPGA传统升级方式依赖专用的JTAG下载线缆和本地开发环境,加载稳定性差,传输速率低。本文提出基于Stratix系列FPGA远程升级实现技术方案,此方案保证基本硬件电路与传统升级方式相同,通过软件功能扩展即可实现对FPGA软件的更新,使得产品的调试和升级维护更加便利。工程实践证明,利用远程升级方式可以使升级效率提升为原来的10倍左右,该技术方案稳定、可靠。

一种用于CPLD擦写寿命验证的设计

近年来,国防等应用领域对电子元器件提出了国产化要求,自主设计的高性能复杂可编程逻辑器件(CPLD)应运而生。这些CPLD需要按照一定的标准流程进行筛选、考核,其中擦写寿命是一项重要的考核指标。阐述了采用集成开发环境及自动化测试机台对CPLD擦写寿命进行验证的不足之处,提出了一种CPLD擦写寿命验证装置的设计,经过实际检验,设计的装置稳定可靠,满足大批量器件的验证需求,提高了CPLD擦写寿命验证的效率。

申威处理器调试器研究与实现

由于申威处理器维护、诊断、调试工具少,市面上很难找到灵活方便的调试手段。针对这些问题,我们创新的设计了一种调试器构想:它接受上位机调试指令,解析并转换为申威处理器能理解的指令格式,并通过Jtag调试接口,发送给申威处理器,然后获取申威处理器返回的数据或结果,重新封包后发送给上位机。此调试器可用于申威3A(421、421M、1621)、3B(831、3231)等处理器类型。

安全SoC芯片离线加载系统的实现

目前,安全SoC芯片应用越来越广泛,当用户完成芯片应用程序功能开发后,需将应用程序固化到芯片的非易失性存储器中,实现产品模式。如何高效、安全地将用户应用程序烧写到芯片非易失性存储器中,实现产品化应用,是芯片厂商必须解决的问题。本文实现了一种基于JTAG协议离线加载方案,能批量实现安全SoC芯片应用程序/数据烧写。实践结果表明该加载系统操作简单、安全可靠,可有效提升安全SoC芯片产品开发周期。

一种用于多处理器在线调试的调试系统设计与实现

基于FT2232HL芯片和通用串行总线(Universal Serial Bus,USB)HUB技术,提供了一种用于多个电子模块同时在线调试的解决方案.利用高速双端口桥接芯片FT2232HL进行USB接口和联合测试行动小组(Joint Test Action Group,JTAG)的协议转换,同时采用USB集线器控制芯片TUSB2046将一路USB接口分为多路.在后续软件调试过程中,可以通过一个USB端口访问多个处理器的JTAG接口和串口,实现多个处理模块或电子模块的在线调试功能.对该方案的相关原理和关键技术进行了描述,以TMS570LS3137处理器为例,设计了一个用于4个模块在线调试的调试系统,通过实验对该方案进行了验证.

美陆军C^4I系统发展扫描

随着C4I系统逐步发展成为战争中争夺电磁优势"制高点"的关键环节及战场上的中枢神经,以干扰、破坏敌方的C4I系统,保护己方的C4I系统为目的的C4I对抗,日益引起世界各国高度重视。为适应C4I系统对抗日趋激烈的形势,做到知己知彼,综述了美陆军C4I系统的发展现状,以便更有针对性地发展我国的C4I系统。

FPGA远程更新系统

针对常用JTAG方式更新FPGA程序,存在受设备环境等限制而缺乏灵活性问题。文中设计了一种实现FPGA远程更新的方案,该方案是通过PC机向DSP发送所需更新程序数据,根据设计的通信协议,DSP将更新程序数据导入FPGA系统中。FPGA通过串行配置芯片与专用升级电路实现程序的配置与更新。经过对FPGA系统重新加载,验证了设计的正确性和可行性,有效地实现了FPGA程序的远程更新。

嵌入式处理器在片调试功能的设计与实现

以龙芯1号处理器为研究对象,探讨了嵌入式处理器中在片调试功能的设计实现方法.通过扩充IEEEP1149.1协议的JTAG测试访问端口(TAP),并在处理器内部增加控制模块,实现了软件调试断点、调试中断、硬件断点以及单步执行等多种在片调试功能.调试主机只需要通过一根JTAG调试电缆就可以访问目标处理器内部寄存器等各种资源,并控制目标处理器的运行过程,实现了处理器的在片调试功能,大大地方便了软件开发与系统调试.

基于微机的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求 ,提出了一种基于微机PCI总线的低成本边界扫描测试主控系统的硬件设计方案 .该系统以PC机为平台 ,以用CPLD器件实现的JTAG主控器生成满足IEEE114 9.1协议的边界扫描测试信号 ,并用普通的SRAM实现存储器共享 .仿真表明 ,该系统产生的测试信号完全满足IEEE114 9.1协议的时序要求 ,可用于IC或PCB的边界扫描测试 ,以及进行边界扫描测试的研究和实验 .