基于改进DES算法的网络链路安全通信方法

现有的安全通信方法受限于60000 kB数据量,存在摘要对等数目不稳定的问题。为此,文章提出基于改进DES算法的网络链路安全通信方法。该方法通过网络链路安全协议建立连接,验证双方身份;利用最短路径优先协议,结合数据库信息,确保可信连接适应网络环境;基于密文位数,使用DES算法延长密钥,使之与明文位数匹配;设置访问权限,运用双线性映射配对特定属性,并通过加密算法处理,实现安全通信。实验证明,传输数据量稳定在90000 kB,提升了效率,解决了摘要对等数目不稳定的问题,提高了通信性能。

融合DES和ECC算法的物联网隐私数据加密方法

为避免物联网隐私数据在加密过程中产生较多重复数据,导致计算复杂度较高,降低计算效率和安全性问题,提出融合DES(Data Encryption Standard)和ECC(Ellipse Curve Ctyptography)算法的物联网隐私数据加密方法。首先,采用TF-IDF(Tem Frequency-Inverse Document Frequency)算法提取物联网隐私数据中的特征向量,输入BP(Back Propagation)神经网络中并进行训练,利用IQPSO(Improved Quantum Particle Swarm Optimization)算法优化神经网络,完成对物联网隐私数据中重复数据的去除处理;其次,分别利用DES算法和ECC算法对物联网隐私数据实施一、二次加密;最后,采取融合DES和ECC算法进行数字签名加密,实现对物联网隐私数据的完整加密。实验结果表明,该算法具有较高的计算效率、安全性以及可靠性。

基于DES算法的电力物联网信任网关数据远传加密

基于DES算法的电力物联网信任网关数据远传加密是指在电力物联网中,通过信任网关对数据进行加密保护,使用DES算法进行数据加密,并通过远传方式将加密后的数据传输到目标节点。针对电力物联网信任网关的数据传输安全问题,提出了基于DES算法的电力物联网关信任网关数据加密的传输方法。该方法在明文数据中加入了可变化的冗余码,既可以提高数据远传加密的可靠性,又可以将每个数据块经过一系列的操作得到密文,可防止数据被篡改提高其安全性。

基于方差特征选择与3DES加密算法的医院信息数据安全防御系统设计

常规的医院信息数据安全防护主要采用信息属性特征融合分类的方法进行安全防护,忽略了信息存储逻辑节点拓扑结构造成的安全影响,导致安全防护攻击成功概率较高;因此,引入方差特征选择与3DES加密算法,研究医院信息数据安全防御系统;提出采用机器学习中的改进方差特征法对医院信息系统进行优化设计;在硬件设计部分,对医院信息数据安全防御系统终端、控制终端与人机接口和接口数据传输模块进行设计;在医院信息数据安全防御方案设计中,采用方差特征选择方法对医院信息进行过滤和归一化处理完成数据更新;采用3DES加密算法,建立信息的模糊判断矩阵,完成医院信息数据安全防御系统设计;经过实验测试设计的系统可有效降低各种攻击的成功概率,平均攻击成功率仅为2.33%,并且数据完整度达到了99.999%,安全性较高,有效保障医院信息安全,避免医院信息的泄露或故障。

一种基于DES算法的软件注册技术研究

利用３ＤＥＳ加密技术，结合Ｃｌｉｅｎｔ／Ｓｅｒｖｅｒ数据库管理系统模式，提出了一种简便易行、安全可靠的软件注册方法，并在实际应用中取得了较好的加密保护效果。

DES算法的高速流水线实现

文章介绍了密码算法DES,分析了DES算法适用流水线实现的特点,并在此基础上介绍了一种流水线式高速实现DES加密解密的方法,这一算法同样可以应用于3-DES。

基于AES和DES算法的可重构S盒硬件实现

密码芯片的可重构性不仅可以提高安全性,而且可以提高芯片适应性.S盒是很多密码算法中的重要部件,其可重构性对密码芯片的可重构性有重大影响.文章在分析AES和DES算法中S盒硬件实现方法的基础上,利用硬件复用和重构的概念和相关技术,提出了一种可重构S盒(RC-S)结构及其实现方法.实验结果表明RC-S可用于AES算法和DES的硬件实现.基于RC-S的AES、DES密码模块规模分别是AES、DES模块的0.81/1.13,性能分别是DES/AES的0.79/0.94.

面向NFC应用的DES/3DES算法研究与仿真实现

在分析DES/3DES密码算法及常用抗攻击策略的基础上,从DES算法的功耗点和代码的简易程度着手,进一步改进掩膜方法,提出了一种抗DPA攻击的DES/3DES改进算法,该算法可支持ECB和CBC工作模式。利用SystemC建立算法模型并进行验证,完成了满足NFC应用要求的DES/3DES密码协处理器的设计和仿真;建立了一套SystemC算法模型和RTL电路自动仿真系统,以减少开发周期及研发成本。对改进算法及电路所做的仿真验证了电路的有效性。

DES和SM4算法的可重构研究与实现

随着计算机运算速度的不断提高,针对DES算法密钥长度短,不能抵御暴力破解,已经不适应当今数据加密安全性的要求进行了研究,采用可重构技术将多种算法组合在一起是抗击暴力破解的主要方法。SM4算法是我国自主研制的密钥长度为128 bit的分组密码算法,在分析DES算法和SM4算法原理的基础上归纳了这两种算法的共同特点,采用可重构技术将两者融合,DES算法和SM4算法共用一个S盒,通过对S盒的配置可满足DES算法的6 bit输入、4 bit输出和SM4算法8 bit输入、8 bit输出的数据置换需求,不但提高了算法的安全性,同时也节省了逻辑资源。

DES算法安全性的分析与研究

对DES算法中密钥的长度、弱密钥、S盒的设计、迭代次数以及安全性进行了分析和研究,对DES中存在的漏洞,提出了几种变形DES方案,以求解决,增强其安全性.

一种抗相关功耗攻击DES算法及FPGA电路实现

针对目前以差分功耗攻击为代表的旁路攻击技术对加密设备的安全性造成了严重威胁的状况,提出了一种基于"非对称"掩码的新型抗差分功耗攻击的方法,并在标准加密算法(DES)中实现.即通过在算法的不同时刻引入不同的随机掩码变换,使加密设备的功耗与密钥之间的相关性被扰乱,从而抵御相关功耗攻击.以此方案设计了电路并采用FPGA实现了电路.搭建了功耗攻击的FPGA实物平台,分别对未加防御的DES和抗相关功耗攻击DES算法电路进行相关功耗攻击实验.实验结果表明,以增大5倍攻击样本且花费了近5倍的破译时间为代价,仍无法攻破该方法保护的DES算法,可见"非对称"掩码方法对相关功耗攻击起到了防御效果.

一种抗差分功耗攻击的改进DES算法及其硬件实现

该文在研究差分功耗分析 (differentialpoweranalysis,DPA)模型的基础上 ,同时考虑DES算法的特点以及存储空间的局限性 ,提出了把MASK技术应用于DES算法线性部分的抗DPA攻击的改进DES算法 ,即DES-DPA算法 ,并以此为基础设计了防止DPA攻击的DES-DPA模块 .此外从差分功耗攻击的原理上简要说明DES-DPA算法能够有效地防止功耗分析 .结果表明在基于 0 .2 5 μm标准单元库工艺下 ,DES-DPA模块的综合规模为 1 91 4门 ,最大延时为 9.5 7ns,可以工作于 1 0 0MHz左右的频率下 ,各项性能指标均能满足智能卡和信息安全系统的要求 .

基于DES与ECC的混合数据加密算法

对公钥和私钥加密算法的典型代表DES和ECC算法的数学模型分别进行了讨论.结合两种算法优点,提出了一种基于DES和ECC算法的复合加密方案.该设计具有加密、解密速度快,能够保证数据真实、完整,利于升级保护等优点,可用于电子商务和电子政务中.

安全加密算法DES的分析与改进

通过对分组密码DES算法IP变换、IP逆变换、S-盒换位表的分析,找出了他们的换位规则,根据这种规则提出了一种对DES算法软件实现的改进方法。

基于Python语言的3DES算法优化

介绍了3DES加密算法的原理,描述了对Python语言自带模块pyDES模块中3DES算法的优化过程,分析了3DES算法编程实现过程中效率优化时所遇到的问题及解决方法;最后使用Python语言中的profile工具对优化后的算法进行了测试,数据表明优化后的3DES算法提高了原算法的加解密速度和安全性。

DES算法原理及其FPGA实现

DES(数据加密标准)是最常用的加密算法之一,自诞生至今一直被广泛应用于各个行业领域。为了深刻理解DES算法的运算过程和实现方法,在详细讨论F函数和S盒这两个关键因素的基础上,利用Xilinx公司的综合开发工具ISE和Spartan3E FPGA等工具,设计了FPGA与PC机的串口通讯,完成了DES算法在FPGA中的正确实现,并采用软件仿真和硬件实现得出了实验结果,给出了DES算法在FPGA中的资源利用情况。通过实验结果和资源利用率验证了DES算法的功能及其在低端FPGA上的实用性。

DES算法IP核设计

通过分析数据加密标准(DES)的算法结构,给出了一种电路实现模型。基于Altera公司的FPGA系列器件,给出算法IP核的设计,最后对该IP核进行了分析,给出它的性能参数。

一种基于DES和RSA算法的数据加密方案及实现

本文对DES、RSA、杂凑函数算法等数据加密算法进行了分析比较,并对RSA进行了一定的改进,提出了用DES、RSA技术共同构成加密、数字签名和身份认证的加密方案。

基于FPGA的改进DES加密算法的实现

本文针对基于FPGA硬件设计方法的特点,对DES(data encryption standard)加密算法进行了深入分析,提出了一种基于现场可编程阵列(FPGA)的DES改进算法.该算法采用3级流水线生成子密钥,提高了子密钥的生成速度;采用状态机方法控制子密钥的产生时间,避免出现时钟延时;而且S盒随时间的变化可动态刷新,从而实现牢不可破的"一次一密"的密码体制.最后给出了由VHDL描述语言实现的硬件算法,并在Xilinx Virtex-II Pro平台上进行了仿真实验,结果表明了硬件实现算法的正确性,而且系统硬件资源消耗有所降低,系统的处理速度得到较大提高.因此基于FPGA实现的DES加密算法适用于实时性较强的场合.

用DES算法构造跳频码序列发生器的实现研究

基于计数式TOD的跳频码序列产生算法实际上是对TOD这一特殊信息流序列的分组加密变换,我们建议使用DES算法构成分组加密变换。所设计的跳频码序列发生器,在输出序列的均匀性、相关性、复杂性、游程、频隙滞留和FPGA上的可实现性等方面都能满足实际要求。这是一个性能良好、也便于FPGA实现的跳频码发生器方案。