可重构Keccak算法设计及FPGA实现

在分析研究Keccak算法的基础上,针对现有Keccak算法的硬件实现方案版本单一,应用不灵活的问题,设计了一种高性能可重构的Keccak算法硬件实现方案。实验结果表明:该方案在Xilinx公司的现场可编程门阵列(FPGA)Virtex-5平台上的时钟频率可达214 MHz,占用1607 slices;该方案具有吞吐量高(9131 Mbps),应用灵活性好,可支持4种不同参数版本的优点。

改进的Keccak算法4轮区分器

Keccak算法是新一代Hash函数标准SHA-3的获胜算法。如何构造一个好的区分器是当前Hash函数中的研究热点。该文在分析Keccak算法及算法中各个置换性质的基础上,通过线性分析方法和差分分析方法,研究了整体Keccak算法的差分传播特性。利用Keccak旋转变换和z周期性质,成功构造出4轮Keccak置换的区分器。通过分析Keccak算法的旋转对的传播特性,对Morawiecki区分器的构造方法进行了修正改进。实验结果表明该区分随机置换和Keccak变换的区分概率更大,区分效果比Morawiecki构造的区分器区分效果更好。

Keccak算法非线性变换x的分析

x是keccak算法中唯一的非线性部件,本文研究了x变换的主要密码学性质,指出了x的非线性度为8,差分均匀度为8,代数次数为2,满足平衡性,可逆。计算出了x的逆变换的表达式,并分析了其密码学性质。基于x变换的设计思想,我们试图找到新的方法来构造分组密码中的S盒。

Keccak密码算法的FPGA实现

Keccak算法是基于海绵结构的哈希函数族,是SHA-3候选获胜算法。Keccak作为SHA-3算法的最终标准,将被广泛应用于各领域。本文结合领域应用,完成了对Keccak算法的分析研究,实现了keccak算法的Verilog代码编写并下载至FPGA上进行验证,实验表明keccak算法实现占用slices为17881,LUT为13346,执行时间为9.967ns。

Keccak的一种新二阶门限掩码方案及实现

Keccak算法作为新一代Hash函数新标准SHA-3后,其安全性受到业界的广泛关注.针对Keccak算法提供掩码防护以抵御差分功耗攻击(differential power analysis,DPA)是目前的研究热点之一.现存的Keccak掩码防护方法瓶颈在于其所占用芯片面积都很大,且所需额外注入的随机数个数也特别多.如何给出Keccak算法新型的掩码是研究的难点.本文基于Keccak算法的结构和S盒的性质,提出了一个使用3个掩码分量构造抵抗二阶DPA的新型Keccak门限掩码方案,使其所需的掩码分量个数达到最少值.此外,在FPGA平台上实现时,我们采用分时存储线性部件和非线性部件的方法进行优化,从而使该二阶Keccak门限掩码方案所占的芯片面积进一步减少.结果表明,在UMC130 nm工艺库下,并行结构与串行结构所占的芯片面积分别为185.27 kGE及33.87 kGE,且均不需要注入额外的随机数.与已有的掩码方案相比,新的二阶掩码方案在串行和并行结构下,所占的芯片面积及额外注入的随机数个数均显著降低.

一种新的Keccak 3轮差分路径

通过运用差分分析方法对keccak的非线性运算χ进行了研究,发现了其某些特殊性质,并根据keccak线性运算的特性,确定初始4个活跃比特的位置,得到了keccak-f(1600)的3轮差分路径。目前,已有文献在给定2个活跃比特的情况下,得到的3轮最优差分路径,活跃比特数目为12,而本文根据keccak函数特性得到的4个初始活跃比特,经过3轮差分运算,活跃比特数目仅为24。