一种面向多核独享L2 Cache的缓存一致性设计实现

近年来,独享L2 Cache是实现高性能多核处理器的主流架构,但是该架构在维护Cache一致性上需要多次访存,增加了系统开销.为此,本文基于PowerPC指令架构实现了一种基于私有Cache状态机与片上总线监测机制相融合的多核缓存一致性设计,使处理器之间可以直接通过干涉接口交互数据.采用硬件描述语言Verilog HDL设计并实现了该多核缓存结构,仿真结果表明,在实现缓存一致性时,这种具有干涉路径的结构相比于传统访存方法最大能够节省87.06%的时间开销,有效地提升了多核处理器性能.最后经过实物芯片在板级上的测试,与仿真结果保持一致.

基于MySQL的L2Cache解决方案

通过SSD来加速数据库已然不是一项新技术。随着FacebookFlashCache的发布以及其在Facebook内部的使用，FlashCache已经成为一个成熟的加速解决方案。本文将介绍网易MySQL数据库的L2Cache解决方案，其在数据库引擎层面实现7FlashCache功能，并针对数据库与SSD的特性进行了优化，使其能获得更好的数据库性能体验。

统一渲染架构GPU中可配置二级Cache设计

针对统一渲染架构图形处理器(graphics processing unit,GPU)在不同应用场景下的缓存需求,提出了一种大小及数目可配置的二级高速缓存(L2 Cache)设计方案。单一L2 Cache设计采用4路组相联结构,使用改进的伪最近最少使用PLRU-0(modified pseudo-LRU-0)算法作为替换算法,利用哈希选择算法控制不同配置模式的切换,最终实现了128 kB、256 kB、512 kB三种L2 Cache大小及数目的配置模式。实验结果表明,与不可配置L2 Cache的方案相比,所提设计方案的GPU中缓存结构性能较好。

Cache在POWERPC处理器板中的应用

高速缓冲存储器Cache技术是现代处理器设计中的核心技术,文中详细讨论了Cache如何应用在POWERPC计算机板中。

基于多核处理器平台的公平调度算法

为了减少多核处理器系统全局调度算法中共享L2cache抖动,在Pfair调度算法基础上提出一种新的Cache感知的软实时公平调度算法.通过对WSS(work set size)、子任务截止时间和任务负载建立多因素优先级模型,并将此优先级模型应用到改进后的Pfair算法中,该算法的调度决策在系统负载较重的系统中对WSS具有自适应性.模拟实验结果显示:在对称4核和8核处理器系统中,该算法任务丢失率低,且在系统负载重时能够减少共享L2cache抖动,其整体调度性能优于传统的G-EDF(global-earliest deadline first)调度算法和Pfair调度算法.

龙芯处理器上的TLB性能优化技术

TLB(translation look-aside buffer)是分页式虚拟存储系统用于加速虚实地址转换的必不可少的性能优化部件.TLB处于访存的关键路径上,对系统性能有着至关重要的影响.同时TLB失效开销大,是龙芯处理器的系统性能瓶颈.因此,优化系统TLB的性能对于龙芯处理器系统性能的提升意义重大.实现了龙芯处理器上通过减少TLB失效次数以及降低TLB失效开销的TLB性能优化方法而分别采用的超页技术和软TLB技术,以及结合龙芯3号处理器新增的锁L2cache功能,进一步优化了的软TLB技术.

浅谈CPU缓存的分级

现代的桌面级CPU都有内置的高速缓冲存储器(Cache)，简称CPU缓存，它在CPU与内存之间提供了临时的、高速的数据存储空间，大大减轻了内存对CPU性能的制约。典型的CPU缓存结构是由一级缓存(L1 Cache)和二级缓存(L2Cache)组成，部分高端CPU还具有三级缓存(L3Cache)。