高速亚微米LDDE/D门的研究

本文分析了基本上按1μm、2μm、3μm、4μm设计规则设计的轻掺杂漏(LDD)E/D门的门延迟,提出了设计与制造高速LDDE/D电路的基本思想。

GaN E-D HEMT集成逻辑门电路特性研究

基于金属有机化学气相沉积(MOCVD)生长的高质量AlGaN/GaN异质结构材料,采用选择性栅挖槽结合栅介质工艺实现GaN增强型/耗尽型(E/D)HEMT器件的集成,应用直接耦合场效应管逻辑(DCFL)设计并研制GaN E/D HEMT集成逻辑门电路。通过对GaN E/D器件性能以及逻辑门电路性能的分析讨论,研究了GaN E/D器件性能对逻辑门电路性能的影响。同时还对选择性栅挖槽结合栅介质工艺实现GaN E/D器件存在的问题进行了分析讨论。

GaAs Ti/Pt/Au栅PHEMT单片集成电路耐氢能力的提升

为提高GaAs Au/Pt/Ti栅PHEMT MMIC放大器耐氢气的能力,提出了在PHEMT栅上加厚Si N钝化层的方法,并通过高温加速氢气试验验证了该方法的有效性。耗尽型D管的钝化层由150 nm加厚到300 nm后,在150℃加速下,耐氢气浓度和耐受时间由原来的14000×10-6、40 h提升到30000×10-6、110 h (电流还未出现明显下降),耐氢能力得到了明显提升。为了维护管子的微波性能,增强型E管采用多层Si N钝化,总厚度加厚到600 nm后,在150℃加速下,耐氢气浓度和耐受时间可达到20000×10-6、115 h (电流还未出现明显下降),满足实际应用要求。

抗干扰插值迟早门扩频跟踪构架

为了降低接收机功耗,提出一种基于插值的单倍采样接收机架构.性能分析显示,在具备成形滤波器的情况下,此构架仅以不足0.1dB的损失为代价,将抗干扰计算量降低了一半,从而极大地降低了接收机计算负担和整体功耗.

一种双路输出低压差电源的研制

文章介绍了一种CMOS双路输出低压差电源。电路设计中,采用E/DNMOS基准,用PMOS管作调整管;电路实现采用1 5μm硅栅自对准E/DCMOS工艺。该低压差电源可提供输出电流为1A的3 3V固定输出(压差为0 6V)和1A可调输出,并具有短路保护和过压保护等功能。