超深亚微米LDD nMOSFET中的非幸运电子模型效应

通过对采用0.18μmCMOS工艺制造的两组不同沟道长度和栅氧厚度的LDD器件电应力退化实验发现,短沟薄栅氧LDDnMOSFET(Lg=0.18μm,Tox=3.2nm)在沟道热载流子(CHC)应力下的器件寿命比在漏雪崩热载流子(DAHC)应力下的器件寿命要短,这与通常认为的DAHC应力(最大衬底电流应力)下器件退化最严重的理论不一致.因此,这种热载流子应力导致的器件退化机理不能用幸运电子模型(LEM)的框架理论来解释.认为这种“非幸运电子模型效应”是由于最大碰撞电离区附近具有高能量的沟道热电子,在Si SiO2界面产生界面陷阱(界面态)的区域,由Si SiO2界面的栅和漏的重叠区移至沟道与LDD区的交界处以及更趋于沟道界面的运动引起的.

超薄栅超短沟LDD nMOSFET中栅电压对栅致漏极泄漏电流影响研究

本文研究了90nm CMOS工艺下栅氧化层厚度为1.4 nm沟道长度为100 nm的轻掺杂漏(LDD)nMOSFET栅电压V_G对栅致漏极泄漏(GIDL)电流I_D的影响,发现不同V_G下ln(I_D/(V_(DG)-1.2))-1/(V_(DG)-1.2)曲线相比大尺寸厚栅器件时发生了分裂现象.通过比较V_G变化下ln(I_D/V_(DG)-1.2))的差值,得出V_G与这种分裂现象之间的作用机理,分裂现象的产生归因于V_G的改变影响了GIDL电流横向空穴隧穿部分所致.随着|V_G|的变小,ln(I_D/(V_(DG)-1.2))曲线的斜率的绝对值变小.进一步发现不同V_G对应的1n(I_D/(V_(DG)-1.2))曲线的斜率c及截距d与V_G呈线性关系,c,d曲线的斜率分别为3.09和-0.77.c与d定量的体现了超薄栅超短沟器件中V_G对GIDL电流的影响,基于此,提出了一个引入V_G影响的新GIDL电流关系式.

28nm NMOSFET器件漏电的研究与优化

随着MOSFET器件尺寸不断缩小,短沟道器件的漏电越来越严重,导致芯片的发热现象更严重,极大降低了芯片的可靠性。基于HLMC 28 nm低功耗逻辑平台,研究了轻掺杂漏(LDD)流程中离子注入工艺条件对NMOSFET器件漏电的影响及物理机制。实验结果表明,通过优化口袋及预非晶化离子注入条件,可以显著改善器件漏电。同时借助半导体工艺及器件仿真工具TCAD,进一步研究了NMOSFET器件的漏电机理,与实验结果得到了很好的吻合。