基于原模图LDPC短码的优化设计

该文研究了原模图LDPC短码的设计及构造方法,输入码块的码率为1/2,码长为128比特和256比特的短码。在原模图设计的过程中,采用单位矩阵列随机交换生成的矩阵进行置换。同时基于最小距离和停止集的最大化原则,该文采用ACE算法进行处理,码元的变量节点的度取在3和5之间,因为增加变量节点的度能得到更大的最小距离,但是会增加环数并使环长变短。最后,该文给出了优化之后的原模图LDPC短码的仿真结果。

LDPC短码的对数域译码算法的FPGA实现研究

LDPC码不仅在保证通信的安全上占据重要的优势,并且在信道环境相对较差的条件下展现出的巨大应用前景。因此,有理由相信对LDPC码进行深入的研究有助于进一步改善通信的质量。文中重点阐述了随机构造的LDPC短码的FPGA实现过程,采用复杂度较高的对数域译码算法来获取较优的译码性能。并且在实现的过程中,使用状态机控制译码的各个模块,并通过Modelsim软件仿真获取译码单元对应的时序波形图。

一种短小的高码率LDPC码设计

提出一种高码率系统—–LDPC码的构造方法.在列重量一定的情况(通常列重量Wc3)下,构造满足给定围长条件的子矩阵,然后将该子矩阵和单位阵合并成LDPC码的校验矩阵.构造了28×76和64×328的校验矩阵.仿真表明,这两个LDPC码与校验矩阵为42×105、170×425、66×330的LDPC码在AWGN信道下的性能相比具有更好的BER.同时还基于拟阵理论给出了Tanner图的围长的充分条件,可用来构造给定的短围长LDPC码.短的高码率LDPC码可用于未来的手持数字视频广播.

LDPC短码的编译码研究

这里研究了原模图LDPC码和BP译码算法,首先提出了一种基于PEG算法构造原模图LDPC码的算法,该码字在码率为1/2,码长256比特的情况下,译码性能超过了PEG算法,然后针对LDPC短码不可避免存在四环的特殊性,提出了一种修正四环中变量节点迭代信息的BP译码改进算法,使得具有四环的LDPC短码的译码性能得到较大提升。

一种低复杂度的短LDPC码级联译码算法

为了提高短低密度校验码(Short LDPC)的纠错性能,在研究盒匹配译码算法(BMA)和置信度与分阶统计译码级联算法(BP-OSD)的基础上,提出了一种新的针对短LDPC码译码的BP-BMA级联算法。该算法充分利用了BMA算法具有较低译码复杂度的特性。然后,利用该算法结合对数似然比累积(ALLR)算法进行了计算机仿真。仿真结果表明:BP-BMA级联算法与BP-OSD相比,译码性能有所提高,且译码复杂度大大降低了,在译码性能和复杂度间取得了很好的折中。

短LDPC码和RS码基于BP算法的性能比较

LDPC码和RS码是目前2种较为常见的纠错编码,在深空通信方面有着广泛的应用。在相同码长和码率的情况下,对短LDPC码和RS码2种线性分组码在AWGN信道下进行了基于BP算法的性能比较。短LDPC码使用LLR-BP算法,RS码使用自适应置信度传播(ABP)算法。仿真结果表明,基于相同条件下,短LDPC码比较RS码表现出优越的译码性能。

快衰落Rayleigh信道下短LDPC码两类BP-Based译码的优化设计

该文基于最小均方误差(MMSE)准则,对快衰落瑞利(Rayleigh)信道下短码长低密度校验(LDPC)码的ScaledBP-Based和OffsetBP-Based两类改进译码算法进行了优化设计。利用该准则,得出了两类改进算法的最优校正因子,并给出了相应的数值计算。对码长为504和1008的1/2码率(3,6)规则LDPC码实验仿真显示,使用该准则设计的两类算法能够取得优于置信传播(BP)算法的译码性能。

一种基于BP短LDPC码的改进级联算法

对短LDPC码的分阶统计译码(OSD)算法进行了分析,研究了BP和OSD的级联算法及对数似然比累积算法,考虑到译码复杂度和性能的折中,提出了一种改进的级联算法,用最小和算法替代BP算法,然后与对数似然比累计算法进行级联。仿真结果表明,和原始的BP算法相比,译码性能有了很大的提升;和BP-OSD级联算法相比,译码复杂度降低,性能几乎一致。