星地高速数传系统LDPC编码器ASIC集成芯片设计

面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm2,功耗仅为184.3 m W。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。

一种可重构LDPC编码器的设计与实现

低密度奇偶校验(Low-density Parity-check,LDPC)码是一种具有逼近Shannon限性能的优秀纠错编码,在无线通信、卫星通信、数字广播和磁盘存储等诸多领域得到了广泛地应用。本文提出了一种可重构的LDPC编码器,在增加少量硬件的情况下实现有限系统资源的动态再利用,使得编码器能根据信息码的码长将编码器重构成1、2或4条并行处理通道,提高了系统的效率。

一种混合结构高速LDPC编码器的FPGA实现

分析了准循环低密度奇偶校验码生成矩阵的结构特点,讨论了硬件可实现的三种常见编码器结构,提出了一种混合结构的FPGA实现方法。通过利用循环矩阵的结构特性,增加少量硬件开销,就可以实现编码器高速编码,满足高速通信需求,吞吐量达1.36Gb/s。

卫星VCM数传高效低功耗LDPC编码器

随着空间探测任务需求愈加复杂,卫星有效载荷传感器精度不断提高,星地链路传输数据量大幅增加.为满足近地轨道(low Earth orbit,LEO)卫星可变编码调制(variable coding modulation,VCM)数传系统对高通量、低功耗、高可靠性信道编码应用需求,提出了一种基于第二代数字视频广播(the second generation digital video broadcast,DVB-S2)标准的快速累加并向递归编码算法,同时基于此算法提出了一种高效低功耗低密度奇偶校验码(low-density parity-check,LDPC)编码器.利用输入信息比特随机性以及二进制计算特点简化校验比特中间变量的计算,降低了编码器的功耗;通过分析不同VCM模式中LDPC码的相似性,重复利用校验比特中间变量计算单元和存储器,提高了硬件资源利用率;通过控制模块动态重构编码器兼容3种VCM模式,并在保证编码正确性前提下进行模式切换,提高了编码器的灵活性;采用与调制方式相匹配的校验比特存储方案按顺序输出M个并行比特,提高了编码数据吞吐率,具有高效性.在Xilinx XC7K325t-3fbg900 FPGA上对提出的编码器进行了实现,结果表明:在347.5 MHz系统工作时钟下,编码数据吞吐率最高可达1.104 Gb/s,数据吞吐量较固定编码调制系统(constant coding modulation,CCM)提高了31.9%,且该编码器功耗与相同平台同类编码器相比降低了21.7%.

基于FPGA的DVB-S2 LDPC编码器的设计与实现

低密度奇偶校验码(LDPC)由于具有极其出色的比特纠错性能而被第2代卫星数字视频广播标准(DVB-S2)所采用。为满足宽带多媒体系统高吞率的应用需求,针对DVB-S2标准提供的LDPC码字结构,提出了利用FPGA上的RAM存储单元存储校验比特的方法,校验比特计算模块采用部分并行计算结构,据此设计了基于FPGA的LDPC编码器实现方案。该方案已经在EP3C120F484I7 CycloneⅢAtera FPGA上实现,经过测试吞吐量可达2.6 Gb/s。

符合CCSDS标准的动态可重构LDPC编码器的FPGA设计

CCSDS标准的LDPC生成矩阵具有分块循环特征,并且各种码率的生成矩阵的校验部分都可以分解为8×x的形式,提出利用CCSDS标准的LDPC的特点设计动态可重构LDPC编码器。首先提出了LDPC编码器码速率重构的4种模型,然后分析了功能重构的关键技术模块,最后对码速率重构进行了仿真,并对仿真结果和综合结果进行了分析,结果与理论分析一致。

DTMB系统信道编码调制芯片的优化实现

按照中国数字电视地面传输(DTMB)标准的要求,以基于现场可编程门阵列(FPGA)的DTMB调制器为基础,考虑专用集成电路(ASIC)的实现特点,针对DTMB调制器中低密度奇偶校验(LDPC)编码器和平方根升余弦(SRRC)滤波器,分别进行了存储资源和逻辑资源的优化,并成功应用于符合中国DTMB标准的系统信道编码调制芯片的设计。性能仿真和测试结果表明,优化后的LDPC编码器和SRRC滤波器在满足性能要求的同时,极大提高了存储资源的利用率,显著降低了逻辑资源的使用率,进而有效减小了DTMB系统信道编码调制芯片的实现面积。