高速数字化三维集成式CCD-CMOS图像传感器

为了解决CCD与CMOS工艺兼容性低、互连集成制作难度大,以及芯片间接口匹配和高性能兼备等问题,对CCD器件拓扑结构与像元、CMOS读出电路、三维异质互连集成及高密度引脚封装等技术进行研究,提出了一种1024×256阵列规模的集成式CCD-CMOS图像传感器。该器件实现了CCD信号的高精度数字化处理、高速输出及多芯粒的技术融合,填补了国内CCDCMOS三维集成技术空白。测试结果表明:集成CCD-CMOS器件的光响应和成像功能正常,双边成像效果良好,图像无黑条和坏列,互连连通率(99.9%)满足三维集成要求,实现了集成式探测器件的大满阱高灵敏度成像(满阱电子数达165.28ke^(-)、峰值量子效率达86.1%)、高精度数字化(12bit)和高速输出(行频率达100.85kHz),满足集成化、数字化、小型化的多光谱探测成像系统要求。

星敏感器CMOS电路板靶面自动装调系统

CMOS电路板靶面是星敏感器结构中的关键部分,其安装姿态影响离焦距离的准确性,进而影响星敏感器成像性能。因此,靶面的装调是确保星敏感器成像质量的重要环节。当前,靶面装调主要依靠人工装调完成,存在装调精度低、产品一致性差、周期长等问题,导致产品的良品率较低。为此,研制了一台星敏感器CMOS电路板靶面自动装调设备。采取非接触式测量方式,集成测量模组与微动平台完成CMOS靶面与基准面的相对位姿测量,解决由星敏感器特殊结构造成的狭小空间内高精度测量难题。设计调整机构实现零件任意角度翻转,消除测量方向与装配方向不一致造成系统结构布置复杂的影响。最后,对测量系统进行精度分析,采用局部枚举法开发了调整垫片研磨量算法,解决由平面姿态单一已知量反求多垫片研磨量的欠定问题。实验结果表明:该系统可实现靶面自动装调功能,测量系统的重复性为1.6′,满足技术指标要求。

全局/滚动曝光兼容高动态抗辐照CMOS图像传感器设计

针对高速目标的高精度探测及辐射环境的应用要求,为解决全局与滚动曝光模式兼容难度大、灵敏度和动态低、帧速不高、抗辐照水平低等问题,对CMOS图像传感器架构、像素结构、列并行高精度数字化、高速读出、抗辐照加固等技术进行研究。基于单边列并行DDS、多模兼容的架构方案,设计了一款7.5μm×7.5μm,2048×2048可见光CMOS图像传感器,采用双增益像素结构、高帧速数字化读出、多通道可选输出、像素和电路抗辐照加固等方法,实现了全局与滚动曝光兼容、高灵敏度高动态成像、高精度数字化和高速输出、抗辐照加固等技术验证,填补了国内多模曝光兼容抗辐照CMOS图像传感技术研究空白。测试结果表明:器件功能正常,成像效果良好,动态范围、满阱电荷、灵敏度、帧速、抗辐照等指标满足预期要求,对高速高动态成像及辐射环境的系统应用具有重要意义。

用于射频能量收集的低阈值CMOS整流电路设计

基于TSMC 180 nm工艺,设计了一款高效率低阈值整流电路。在传统差分输入交叉耦合整流电路的基础上,提出源极与衬底之间增加双PMOS对称辅助晶体管配合缓冲电容的改进结构,对整流晶体管进行阈值补偿。有效缓解了MOS管的衬底偏置效应,降低了整流电路的开启阈值电压,针对较低输入信号功率,提高了整流电路的功率转换效率(PCE)。同时将低阈值整流电路三级级联以提高输出电压。测试结果显示,在输入信号功率为-14 dBm@915 MHz时,三级级联低阈值整流电路实现了升压功能,能稳定输出1.2 V电压,峰值PCE约为71.32%。相较于传统结构,该低阈值整流电路更适合用于射频能量收集。

CMOS图像传感器辐射敏感参数测试电路设计及试验验证

以航天领域广泛应用的CMV4000型CMOS图像传感器(CIS)为研究对象,通过开展CIS辐射敏感参数测试电路设计,将CIS辐照电路板与测试电路板中FPGA数据采集及传输板分离,辐照电路板与测试电路板通过接插口通信,从而实现开展辐照试验时对FPGA数据采集部分进行辐射屏蔽防护,避免FPGA数据采集板受到辐射影响。开展了CIS测试电路中的电源模块、数据采集、存储模块、外围电路等设计及PCB版图的布局布线设计。采用VerilogHDL硬件描述语言对各个功能模块进行驱动时序设计,实现CIS辐射敏感参数测试功能。通过开展CMV4000型CIS ^(60)Coγ射线辐照试验,分析了平均暗信号、暗信号非均匀性、暗信号分布等辐射敏感参数随总剂量增大的退化规律,验证了CIS辐射敏感参数测试系统的可靠性。

基于CMOS的高响应度太赫兹探测器线阵

本文提出了一种基于CMOS 0.18μm工艺的改进型高响应度太赫兹探测器线阵,各探测像素单元由高增益片上天线、高耦合度差分自混频功率探测电路和集成电压放大器组成。其中,差分探测电路利用源极差分驱动场效应管的交叉耦合电容,将太赫兹差分信号耦合至场效应管的栅极与源极,增强场效应管沟道内自混频太赫兹信号的强度,实现高响应度。其次,该探测器配备高增益片上环形差分天线与集成电压放大器,可有效放大混频后的信号,进而提高系统信噪比,最终达到增强探测器响应度的目的。探测器1×3线阵系统充分利用CMOS工艺多层结构的特点,将电压放大器布置在天线地平面下方,提高了芯片面积的利用率,有效降低了制作成本,整个系统的面积为0.5 mm^(2)。测试结果表明,当场效应管的栅极偏置为0.42 V时,该探测系统对0.3 THz辐射信号的电压响应度(Rv)最大可达到43.8 kV/W,对应的最小噪声等效功率(NEP)为20.5 pW/Hz^(1/2)。动态测试结果显示该探测器可对不同材质的隔挡物进行区分。

基于粗细量化并行与TDC混合的CMOS图像传感器列级ADC设计方法

针对传统单斜式模数转换器(Analog-to-Digital Converter,ADC)和串行两步式ADC在面向大面阵CMOS(Complementary Metal Oxide Semiconductor)图像传感器读出过程中的速度瓶颈问题,本文提出了一种用于高速CMOS图像传感器的全并行ADC设计方法.该方法基于时间共享和时间压缩思想,将细量化时间提前到粗量化时间段内,解决了传统方法的时间冗余问题;同时采用插入式时间差值TDC(Time-to-Digital Converter),实现了全局低频时钟下的快速转换机制.本文基于55-nm 1P4M CMOS工艺对所提方法完成了详细电路设计和全面测试验证,在模拟电压3.3 V,数字电压1.2 V,时钟频率250 MHz,输入电压1.2~2.7 V的情况下,将行时间压缩至825 ns,ADC的微分非线性和积分非线性分别为+0.6/-0.6LSB和+1.6/-1.2LSB,信噪失真比(Signal-to-Noise-and-DistortionRatio,SNDR)为68.271 dB,有效位数(Effective Numbers Of Bits,ENOB)达到11.0489 bit,列不一致性低于0.05%.相比现有的先进ADC,本文提出的方法在保证低功耗、高精度的同时,ADC转换速率提高了87.1%以上,为高速高精度CMOS图像传感器的读出与量化提供了一定的理论支撑.

基于CMOS有源超材料的生物分子的自旋太赫兹传感

基于互补金属氧化物半导体(CMOS)有源超材料,通过结合自旋太赫兹源,对生物分子的太赫兹频段指纹谱进行传感检测。对比基于自旋太赫兹源和基于光电导天线的太赫兹时域光谱系统测量的3种不同生物样品的指纹谱特征峰,验证了自旋太赫兹源测量生物样品的可行性。同时,提出一种基于CMOS有源超材料的生物分子太赫兹传感方案,仿真结果表明CMOS调控器件对生物样品的扫描测试表现为生物透射峰与器件谐振峰变化统一。当吸收峰位于器件的调控范围内时,随着加电压的增大,生物透射谱谐振频率减小,出现红移,最大红移量达到40 GHz。因为不同的生物样品有不同的吸收峰,根据不同的太赫兹指纹谱吸收峰的位置设计了5种对应中心频率的CMOS有源超材料,为实现生物分子太赫兹传感系统的小型化和集成化提供了理论及实验基础。

4H-SiC CMOS高温集成电路设计与制造

设计、制造并测试了基于碳化硅材料的横向MOSFET器件和CMOS电路。常温时,N型和P型MOSFET在片测试的阈值电压分别约为5.4 V和-6.3 V;温度达到300℃时,N型和P型MOSFET的阈值电压分别为4.3 V和-5.3 V。由N型和P型MOSFET组成的CMOS反相器在常温下输出的上升时间为1.44μs,下降时间为2.17μs,且在300℃高温条件下仍可正常工作。由CMOS反相器级联成的环形振荡器在常温下的测试工作频率为147 kHz,在高温下也可正常工作。

用于GaN CMOS集成技术的p型GaN欧姆接触研究

通过金属叠层结构、蒸发-合金工艺条件的优化调整,实现了低接触电阻率、高稳定的p型GaN欧姆接触技术,并研究分析了电极金属在合金过程中的扩散行为。测试结果显示,改进后的p型GaN欧姆接触电阻为11.9Ω·mm,比导通电阻率为3.9×10^(-5)Ω·cm^(2),同时在250℃以内的高温环境中欧姆特性不会发生退化。在此基础上,采用低损伤凹槽栅刻蚀、叠层栅介质沉积等工艺研制出增强型p沟道GaN晶体管器件,器件的阈值电压为-1.2 V(V_(GS)=VDS,IDS=10μA/mm),漏极电流密度为-5.6 mA/mm,导通电阻为665Ω·mm(V_(GS)=-8 V,V_(DS)=-2 V)。优异的p型GaN欧姆接触技术为高性能GaN p沟道器件的研制以及GaN CMOS集成技术的小型化、智能化、高速化发展奠定了重要基础。

体硅CMOS工艺下一种带隙基准的单粒子辐射特性分析

为了分析带隙基准(bandgap reference,BGR)在太空环境等极端条件下的单粒子辐射特性,分别在65 nm和28 nm体硅CMOS工艺下设计实现了一款BGR试验芯片,并采用脉冲激光单粒子模拟试验研究了其单粒子辐射特性。试验结果发现,当脉冲激光能量足够高时,BGR的输出电压显著增加,且退火后电压不能恢复,表明BGR发生了单粒子硬损伤(single-event hard damage,SHD),进一步的试验研究证明BGR中的三极管是诱发SHD的敏感器件。该研究为在体硅CMOS工艺下对BGR进行抗SHD加固设计提供了重要理论参考。

激光能量密度对CMOS探测器的感光面热应力的影响研究

开展了入射脉冲激光能量密度对纳秒脉冲激光辐照CMOS(complementary metal oxide semiconductor)光电探测器的感光面(二氧化硅层/硅层交界面)处热应力的影响研究。建立了CMOS光电探测器的仿真几何结构模型,基于傅里叶热传导方程及热力耦合方程组对纳秒脉冲激光辐照下CMOS光电探测器感光面中心点温升和热应力进行了仿真计算,并对入射脉冲激光能量密度对温升时间演化过程以及热应力的空间分布进行了探讨。仿真计算结果表明,随着入射脉冲激光能量密度增大,CMOS光电探测器的感光面处峰值温度增加以及热应力增大。在纳秒脉冲激光辐照CMOS光电探测器时,感光面处存在的拉应力使CMOS光电探测器先发生力学损伤,随着激光能量密度增大,再发生热学损伤。研究结果对于纳秒脉冲激光诱导CMOS光电探测器损伤机制以及损伤效果的研究具有一定的理论支持。

5G毫米波反向阵极简构架与CMOS芯片实现

该文首次报道了一种极简构架的5G毫米波反向阵设计原理及其CMOS芯片实现技术。该毫米波反向阵极简构架,利用次谐波混频器提供相位共轭和阵列反向功能,无需移相电路及波束控制系统,便可实现波束自动回溯移动通信功能。该文采用国产0.18μm CMOS工艺研制了5G毫米波反向阵芯片,包括发射前端、接收前端及跟踪锁相环等核心模块,其中发射及接收前端芯片采用次谐波混频及跨导增强等技术,分别实现了19.5 d B和18.7 d B的实测转换增益。所实现的跟踪锁相环芯片具备双模工作优势,可根据不同参考信号支持幅度调制及相位调制,实测输出信号相噪优于–125 dBc/Hz@100 kHz。该文给出的测试结果验证了所提5G毫米波反向阵通信架构及其CMOS芯片实现的可行性,从而为5G/6G毫米波通信探索了一种架构极简、成本极低、拓展性强的新方案。

CMOS探测器自适应信号读出技术研究

设计了一种根据光照强度自动调节增益的CMOS探测器,它能够在一帧时间内实现光照强度与积分增益自动适应,从而实现无论在弱光还是强光条件下CMOS探测器都能有适应的灵敏度和动态范围。相较于传统CTIA电路,自适应信号读出技术新增了比较器电路来控制CTIA积分电容大小,通过短曝光输出电压与参考阈值进行比较,输出信号结果用来调整长曝光积分增益,最终得到每个像素的输出电压和增益挡位。基于0.5μm 5 V-CMOS工艺进行了128×1线阵CMOS探测器设计仿真与流片,仿真结果表明,光电流在2 pA~100 nA六个数量级内分别自适应四个积分增益,都能有良好的信号读出。

基于单个宽频CMOS探测器的太赫兹焦平面扫描成像系统

太赫兹波是介于毫米波与红外光之间的电磁波,具有强穿透性、非电离性、高瞬时带宽等特点,在安全检查、无损检测、医疗成像等领域有着广阔的应用前景。在成像系统中,探测器是至关重要的部分。本文提出了一种将不同中心频率的窄带探测器输出结合实现宽频带探测的结构,为了减少面积,这些窄带探测器采用嵌套式结构,即高频窄带探测器被依次放置在低频窄带探测器的内部,每一个窄带探测器均包括环形天线、匹配网络和场效应晶体管检波电路。该探测器由65 nm标准CMOS工艺制成,探测频率范围覆盖了100~1000 GHz。基于该宽频探测器搭建实现了太赫兹焦平面成像系统,该系统主要包括太赫兹辐射源、聚四氟乙烯(PTFE)透镜、宽频CMOS探测器等。实验结果表明,该成像系统在100 GHz、220 GHz和300 GHz频率下能够稳定成像,并且随着频率的提高,成像质量也明显提升。通过对得到的成像结果使用形态学闭运算进行优化,解决了成像中信息缺失的问题,有效地改善了成像质量。

面向高帧率CMOS图像传感器的12位列级全差分SAR/SS ADC设计

针对高帧率CMOS图像传感器的应用需求,提出一种结合逐次逼近型(Successive Approximation Register,SAR)和单斜坡(Single Slope,SS)结构的混合型模拟数字转换器(Analog to Digital Converter,ADC)。该ADC的分辨率为12位,其中SAR ADC实现高6位量化,SS ADC实现低6位量化。该ADC采用了全差分结构消除采样开关的固定失调并减少非线性误差,同时在SAR ADC中采用了异步逻辑电路进一步缩短转换周期。采用110 nm 1P4M CMOS工艺对该电路进行了设计和版图实现,后仿真结果表明,在20 MHz的时钟下,转换周期仅为3.3μs,无杂散动态范围为77.12 dB,信噪失真比为67.38 dB,有效位数为10.90位。

基于忆阻器-CMOS晶体管的逻辑电路及其应用

针对传统组合逻辑电路存在的硬件资源利用率低和功耗高等问题,提出了一种基于忆阻器和CMOS晶体管的存算一体化组合逻辑电路设计方案。利用忆阻器存算一体、结构简单、与CMOS器件兼容等特性,减少了电路元器件数量。首先利用忆阻器的非易失性和阻变特性,设计忆阻与门、或门,结合CMOS晶体管实现与非门、或非门;然后,利用器件存算一体特性,提出了4R2T结构的异或门及同或门电路;最后,基于忆阻逻辑完备集设计了乘法器电路和图像加密电路,并采用LTspice验证电路功能正确性。结果表明,相比传统电路,所设计的乘法器电路元器件数量减少了50%,具有低功耗特性;所设计的图像加密电路具有良好的加密和解密效果,提升了运算效率。

不同能量质子辐照CMOS图像传感器的单粒子瞬态效应研究

针对空间环境宽能谱质子辐射导致的CMOS图像传感器单粒子效应问题,开展了不同能量质子辐照试验,研究了质子辐照导致CMOS图像传感器单粒子效应的异常现象、图像特征及参数性能变化规律。试验表明,质子辐照主要导致CMOS图像传感器出现明显的单粒子瞬态(single event transient,SET)效应现象,包括SET亮斑和亮线。通过对比不同条件下的试验结果,分析了质子能量、积分时间等变化对SET亮斑覆盖像素情况、信号水平的影响规律,并结合TCAD仿真工具,分析了SET亮斑的产生机制。研究结果表明:SET亮斑灰度水平和覆盖像素数目均随辐照质子能量增加而增大;SET亮斑覆盖像素最大灰度值、平均灰度值随CMOS图像传感器积分时间增加而增大,通过调节CMOS图像传感器的积分时间,可以明显改变SET亮斑的特征和器件成像性能;从TCAD软件仿真的微观物理过程获得了SET亮斑随积分时间变化的机制,支持了对试验结果的分析和判断。研究结果可为CMOS图像传感器空间辐射效应评估、抗辐射加固提供试验和理论参考。

纳米CMOS器件中热载流子产生缺陷局域分布的表征

本文针对纳米小尺寸CMOS器件,提出了一种根据表面势模型表征热载流子产生电荷陷阱和界面态局域分布的方法。热载流子注入(Hot Carrier Injectione,HCI)应力会在栅氧化层和Si/SiO_(2)界面中产生电荷陷阱和界面态,随着应力时间递增,这些缺陷的增多引起阈值电压等器件参数的漂移,在漏致势垒降低(Drain Induced Barrier Lowering,DIBL)效应下,可以选取表面势最大值处的阈值电压偏移量来表征沟道相应位置处HCI致电荷陷阱和界面态。研究发现,通过测量施加HCI应力前后器件阈值电压偏移量随源/漏极电压的分布,结合表面势模型计算出源/漏极电压随沟道表面势峰值的分布,可以得到HCI致电荷陷阱和界面态沿沟道的局域分布。利用此方法,精确地表征了在32 nm CMOS器件中HCI应力引起的电荷陷阱和界面态沿沟道的分布,并进一步分析了HCI效应的产生机理。

基于CMOS图像传感器的复合型中子照相电子学系统的研制

针对高能物理实验中高通量、高性能的中子探测需求,本文提出了一种基于CMOS图像传感器的复合型中子照相电子学系统。该系统采用Kintex-7系列的FPGA作为系统逻辑处理的核心器件,利用SiPM的快响应为CMOS图像传感器提供快门触发,使其对光纤光锥投影的中子光斑进行曝光。通过SiPM提供的粗位置信息确定CMOS传感器的感兴趣区域,读出数据传输至上位机进行显示与分析。实验结果表明,该系统中最小像素单元尺寸为28μm×28μm的CMOS传感器能够对孔径为200μm的小孔进行成像,最大偏移为28μm,系统最高计数率为82 kHz,可实现高效率的中子探测。