瞬态波形记录仪中计数器的CPLD实现

本文介绍了采用CPLD实现瞬态波形记录仪计数器的三种方法:由74系列的芯片构成原理图;由LPM库元件设计;采用VHDL(超高速集成电路硬件描述语言)进行计数器的设计.文中给出了前两种方法设计的计数器及仿真图形.经实际检验采用CPLD实现的计数器具有功能强大,易修改,抗干扰性强等优点.

基于FPGA的一种虚拟多波形智能函数发生器的有效方法

以原理图和文本硬件描述语言(VHDL)的混合输入方式,利用参数可设置模块库(LPM),在Quartus Ⅱ 9.0软件上完成频率可调的多波形智能函数发生器设计和仿真验证.并在装有Cyclone Ⅱ系列FPGA芯片(EP2C35F672C8)的实验箱上利用嵌入式逻辑分析仪(Signal Tap Ⅱ)完成波形验证.实验结果表明,利用此方式设计的函数发生器波形选择性好、灵活性强、波形好,并且有利于后续对函数发生器的改进和对其它功能的扩展.

基于FPGA的直接数字频率合成器的设计

介绍了直接数字频率合成器(DDS)的工作原理和设计方法,给出了用现场可编程门阵列(FPGA)来实现直接数字频率合成的具体方法,同时给出了基于FPGA实现的直接数字频率合成器的时序仿真结果。

基于FPGA的直接数字频率合成器的设计

本文介绍直接数字频率合成(DDS)的工作原理、设计方法以及如何用现场可编程门阵列(FPGA)来实现。

基于FPGA的直接数字频率合成器的设计和实现

介绍了直接数字频率合成(DDS)的工作原理、设计方法及如何用ALTERA公司的FPGA器件(FLEX10K)来完成DDS设计。