一种可用于LVDS接收器的高速CMOS运放

本文针对高速LVDS接收器电路,研究设计了一种高速、单位增益带宽1.46 GHz的CMOS运放。充分考虑LVDS的电气特点,采用了高速运放电路结构,基于0.13μm 1.2 V/3.3 V CMOS工艺,进行了设计与仿真。仿真结果表明:该运放电路可以用于实现LVDS接收器。

LVDS接口LED显示屏数据处理系统设计

低压差分信号传输(LVDS)技术具有高速、低功耗的特点,已成为宽带高速系统设计的接口标准之一。LVDS技术的应用也为LED显示屏视频接口方案提供了新的选择。LED显示屏可采用LVDS接收器接收来自单板电脑的LVDS视频数据并转换电平。介绍了LVDS接收器SN75LVDS86的结构和原理及与FPGA的连接方式。根据LED显示屏视频显示原理得出对接收到的每点18bit数据应转换后按颜色、灰度位平面存储于SDRAM中。视频显示是通过FPGA定时从外部SDRAM读取1帧数据再按扫描行、颜色、灰度位平面移位输出到LED显示屏来实现的。作为整个系统核心处理部件的FPGA,采用流水线方式工作实现了LVDS数据接收过程和视频显示过程的并行运行。此外,视频显示过程内部也采用流水线方式工作。分析了该流水线结构相关、数据相关和瓶颈流水段产生原因并给出了可行的解决方案。

8通道14位60MHz电流舵型D/A转换器

以电流舵型D/A转换器为核心,设计了一个8通道14位60MHz D/A转换器。采用三段电流源(5+4+5)结构的核心D/A转换器单元,有效地保证了转换器的精度和速度;利用电荷泵锁相环进行时钟倍频和多组时钟信号的相位同步,确保电路动态性能;通过输入级引入失调来获得具有迟滞特性的低压差分信号(LVDS)接收器,实现了840 Mb/s高频数据接口功能。电路采用CMOS工艺,在60MHz时钟频率,2MHz模拟输出频率下,功耗小于1 W,无杂散动态范围大于72dB。