采用0.25μmCMOS工艺、适用于LVDS驱动器的高性能多相时钟生成器的设计

提出了一种适用于 L VDS驱动器的电荷泵锁相环 (PL L)多相时钟生成器的设计方法 ,特别是在压控环形振荡器 (VCO)设计中采用了高温度补偿和高电源抑制比的新技术 ,使得 VCO的固定频率基本不受温度和电源电压变化的影响 .采用 U MC的 0 .2 5 μm CMOS工艺模型 ,在 Cadence的环境下用 spectre S仿真器模拟 ,结果表明设计的 PL L 对于不同的 PVT:SSS、TTT、FFF、SFS、FSF(头两个字母表示工艺变化引起的模型参数的变化 ,第三个字母表示系统工作条件 :T为 75℃ ,3.3V;S为 12 5℃ ,3.0 V;F为 0℃ ,3.6 V) ,均能得到符合标准要求的7相时钟信号 ,其中 VCO固定频率所对应的温度系数为 32 ppm/℃ ,电源反射比为 0 .2 % /

一种CMOS图像传感器片上LVDS驱动电路设计

为满足CMOS图像传感器(CIS)图像数据高速输出的需求,提出一种适用于CIS的片上高速低电压差分信号(LVDS)驱动电路结构。首先介绍了CIS高速数据传输接口的常见类型、LVDS接口技术的起源和特点;接着根据CIS的需求特点确定了LVDS驱动电路的设计思路和结构;最后给出了驱动电路设计原理图和仿真结果,以及接收端眼图仿真结果。仿真结果表明,该LVDS驱动电路,数据传输速率可以达到500Mb/s,所有参数均满足TIA/EIA-644A接口标准的需求,接收端眼高为310mV,眼宽为0.9UI。

一种高速LVDS驱动电路的设计

介绍了一种采用0.18μm CMOS工艺制作的高速(500 MHz)LVDS驱动电路。分析了开关时序和共模反馈对电路的影响,采用开关控制信号整形电路和基于"主-从"结构的共模设置电路,得到适当的开关时序和较好的共模电平设置,使LVDS输出电路具有更小的过冲电压和更稳定的共模电平。该LVDS驱动电路用于1 GHz 14位高速D/A转换器芯片。样品电路测试结果表明,输出速率在500 MHz时,LVDS驱动电路的指标满足IEEE-1596 reduced range link标准。

预加重LVDS驱动器电路设计与实现

针对传统LVDS驱动器在长距离、高速率下由于能量损失而导致的驱动能力不足问题,通过分析LVDS信号传输机理,设计了一款可提供第二电流源的数字预加重电路,得到了该电路在最高800 Mbps速率下的PRBS(Pseudo-Random Binary Sequence)仿真数据。研究结果表明,该电路增强了信号的高频成分,补偿了高频分量在传输过程中的衰减,提高了信号的传输距离。

基于ELEA-V的LVDS驱动器的老炼技术研究与应用

本文介绍了LVDS驱动器以及它的老炼方法,结合杭州可靠性仪器厂的老炼系统ELEA-V,以器件DS90LV032ATMC为例,分别提出了以数字信号为主和模拟信号为主的两种种老炼方案设计并验证,取得了一定的效果,对后期该类器件的老炼具有一定的借鉴作用。

CMOS图像传感器LVDS驱动器电路设计

为解决在2.5 V供电下的LVDS(Low Voltage Differential Signaling)驱动器处理1.2 V数字信号时,由于传统电平转换电路性能较差,且易产生误码的问题,设计了一款应用于CMOS(Complementary Metal Oxide Semiconductor)图像传感器芯片的LVDS接口电路,该芯片中数字电路采用1.2 V供电,LVDS驱动器使用2.5 V供电。笔者提出两种电平转换电路方案,用于解决该问题。方案1将1.2 V数字信号进行电平转换,再使用D触发器对转换后的信号进行采样,从而避免误码的产生;方案2使用迟滞比较器作为电平转换电路。设计采用Tower Jazz 65 nm CMOS工艺进行流片验证。经过测试,两种方案均有效地解决了LVDS驱动器误码的问题。

LVDS低功耗高速驱动电路设计

目前现存的LVDS驱动不能在低供电电压下工作,双电流源(DCS)LVDS驱动和开关电流源(SCS) LVDS驱动等两种新驱动适用于低电压应用。同时,这两种驱动大大减少了功耗以及器件尺寸,并且可以以超过1 Gb/s的速度传输数据。在高速数据采集系统中,有很好的应用前景。