采用定频移相控制的宽输出范围多电平LLC谐振变换器

针对电动汽车车载充电器的后级DC-DC环节,提出一种具备宽输出范围的多电平LLC谐振变换器。该变换器通过增加一组半桥和辅助变压器,构造出高于输入电压的多电平结构,结合定频移相脉宽调制控制,实现两倍电压增益拓展。该方案避免了变频控制下增益范围对谐振参数的制约,简化了参数设计过程。工作于串联谐振点使变换器在整个充电工作过程中均可实现功率管的零电压开关和整流管的零电流开关,有利于系统效率的提升。搭建一台输入380V、功率3.3kW的实验样机,验证所提拓扑与控制方案的可行性。经测试,变换器能为动力电池提供250~420V的充电电压,其峰值效率达到了97.1%。

复合式全桥三电平LLC谐振变换器

该文提出了一种适合于燃料电池供电系统新颖的复合式全桥三电平LLC谐振变换器。它是在复合式全桥三电平变换器的基础上加入了LLC谐振网路以实现开关管ZVS和整流二极管ZCS。该变换器集合了复合式全桥三电平变换器和LLC谐振变换器的优点:适合于在宽输入电压范围的应用场合;三点平桥臂的开关管电压应力只有输入电压的一半;整流二极管实现ZCS,其电压应力仅为输出电压;可以在全负载范围内实现ZVS。该文通过一个200-400V输入,360V/4A输出的原理样机验证了它的工作原理,并给出实验结果。

面向访问模式的多核末级Cache优化方法

多核处理器架构已经成为当前处理器的主流趋势,应用程序中访问模式的多样性给多核处理器的末级Cache带来了许多挑战。提出了访问模式的多核末级Cache优化方法,它包含"可配置的共享私有Cache划分"、"可配置的旁路Cache策略"和"优先权替换策略"三个协同递进的层次。通过使用该方法,程序员能够灵活地改变末级Cache执行行为,从而高效地适应应用程序访问模式的变化。实验结果表明,提出的方法能够显著降低末级Cache的缺失率,进而提高系统的整体性能。

采用模块化结构的多相多电平LLC谐振变换器

在电动汽车和轨道交通辅助电源等高压大功率场合，开关管电压电流应力较高，功率器件选择困难。为此，该文提出了一种适用于高压大功率场合的模块化多相多电平LLC 谐振变换器。其中，多电平结构使得原边开关管的电压应力仅为输入电压的1/n，多相结构可有效降低开关管电流定额。采用变频控制策略，在宽电压和宽负载范围内，所有原边开关管均可实现零电压开关，所有副边整流管均可实现零电流开关。以3个模块结构为例，分析了变频控制策略下多相多电平LLC谐振变换器的工作原理，通过基波分析法得到变换器的等效电路模型和输入输出电压增益。分别对开关频率低于谐振频率和高于谐振频率两个工作区域进行参数设计，完成一台540~660 V输入、400 V/5 A输出的原理样机，实验结果验证了理论分析的正确性。

具有宽范围输出电压的三电平半桥LLC谐振变换器控制策略

由于三电平变换器的开关管电压应力仅为输入电压的一半,在大功率DC-DC电源、电动汽车充电等应用领域得到广泛的关注和研究。为了实现宽范围输出电压调节控制,克服三电平半桥LLC谐振变换器采用变频调制时电压调节范围小的缺点,将移相调制策略引入三电平半桥LLC谐振变换器控制,分析了其工作过程、电压调节范围及软开关条件,导出了实现软开关的工作状态分界点,由此提出一种三电平半桥LLC谐振变换器移相和变频相结合的混合式调制策略。该策略根据软开关工作状态,切换移相调制和变频调制,以实现全程软开关和宽范围输出电压控制。实验验证了理论分析结果的正确性以及所提调制策略的可行性和有效性。

半桥三电平LLC谐振变换器的调制方法

为了得到适合高输入电压、宽增益范围应用的优选拓扑,从混合调制方法的角度对4种常见的半桥三电平LLC拓扑进行分析和对比.混合调制策略可以在不改变谐振腔参数、不增加额外元器件的前提下,使LLC谐振变换器的增益范围加倍.使用穷举法分析各三电平结构所有可能的具有零电压开关特性的调制方法,按照调制自由度和直流增益的不同分为高增益频率调制、低增益频率调制和脉冲宽度调制3大类.对比从元件的数量与应力、自动均压能力和对调制方法的兼容性3个方面进行展开,结果表明,桥臂串联型全桥拓扑具有最优的综合性能.实验结果验证理论分析的正确性.

片上二级cache漏流功耗控制策略研究

随着工艺尺寸缩小和处理器频率的提高,大容量的片上L2 cache成为处理器漏流功耗的主要来源.提出的保守多状态(C-SP&SD)和推断多状态(S-SP&SD)两种L2 cache漏流功耗控制策略能够将状态保留(State-Preserving)与状态破坏(State-Destroying)两种低功耗模式相结合.如果一个数据在多级cache存储层次中存在多个副本,那么只保留一个副本处于活跃状态,其他副本均被转换到低功耗模式,并且在不显著影响处理器性能的前提下尽可能转换到更低功耗的状态破坏模式.与传统的L2 cache漏流控制策略相比,C-SP&SD策略以较小的处理器性能损失换取较大的L2cache漏流功耗节省,而S-SP&SD策略则实现了最优的L2 cache漏流功耗节省和处理器能量效率.

面向低功耗的多核处理器Cache设计方法

针对多核处理器下的共享二级缓存(L2 Cache)提出了一种面向低功耗的Cache设计方案(LPD)。在LPD方案中,分别通过低功耗的共享Cache混合划分算法(LPHP)、可重构Cache算法(CRA)和基于Cache划分的路预测算法(WPP-L2)来达到降低Cache功耗的目的,同时保证系统的性能良好。在LPHP和CRA中,程序运行时动态地关闭Cache中空闲的Cache列,节省了对空闲列的访问功耗。在WPP-L2中,利用路预测技术在Cache访问前给出预测路信息,预测命中时则可用最短的访问延时和最少的访问功耗完成Cache访问;预测失效时,则结合Cache划分策略,降低由路预测失效导致的额外功耗开销。通过SPEC2000测试程序验证,与传统使用最近最少使用(LRU)替换策略的共享L2 Cache相比,本方案提出的三种算法虽然对程序执行时间稍有影响,但分别节省了20.5%、17%和64.6%的平均L2 Cache访问功耗,甚至还提高了系统吞吐率。实验表明,所提方法在保持系统性能的同时可以显著降低多核处理器的功耗。

基于半桥三电平变换器LLC谐振参数的分析设计

在LLC谐振电路中,为了计算谐振元件Lr、Lm、Cr的参数值,以应用在电动汽车充电桩上的半桥三电平LLC谐振电路为研究对象,分析该电路的工作机理,并采用每对开关管关断时间错开,一只先关断,另一只后关断的控制策略,从而实现电路工作在零电压关断工作状态,达到减少开关损耗和实现软开关的目的。基于基波分量简化建模法对该电路建立数学模型,经过理论推导,得出应用于半桥三电平电路中的LLC谐振元件Lr、Lm、Cr的参数设计方法。设计了一款输入电压为600～750 V,输出为750 V/20 A的样机,验证了上述理论分析的正确性和设计方法的合理性。

一种组合式宽输入高效率DC-DC变换器

针对车载DC-DC变换器输入电压变化范围大的问题,提出一种组合式宽输入高效率DC-DC变换器。该变换器包括飞跨电容(FC)型三电平Buck电路和LLC谐振电路两部分,FC三电平Buck电路输出端口与LLC谐振电路输入端口串联,通过控制FC三电平Buck电路占空比实现输出电压调节以适应宽输入电压范围,同时三电平结构降低了开关管电压应力、减小了损耗;LLC谐振电路传输负载所需全部功率,采用定频开环控制以获得高效率和稳定增益,同时实现了电气隔离。详细分析了组合式变换器的拓扑结构、直流增益以及工作效率,并与相同电路构成的级联式变换器进行了效率特性对比,根据组合式变换器的拓扑结构和工作特性,提出一种解耦控制策略,实现输出电压稳定和飞跨电容电压平衡,最后搭建了一个200~400 V输入、12 V/20 A输出的实验电路进行验证,实验结果表明所提组合式变换器的正确性和可行性。

面向大规模计算系统的Cache式并行检查点

检查点机制是高性能并行计算系统中重要的容错手段,随着系统规模的增大,并行检查点的可扩展性受文件访问的制约。针对大规模并行计算系统的多级文件系统结构,提出了cache式并行检查点技术。它将全局同步并行检查点转化为局部文件操作,并利用多处理器结构进行乱序流水线式写回调度,将检查点的写回时机合理分布,从而有效地隐藏了检查点的写回开销,保证了并行检查点文件访问的高性能和高可扩展性。

建立源程序级的CACHE意识

本文论述CACHE机理,深入分析了在源程序级加强程序局部性的若干方法,并认为应把学术领域中对CACHE行为的分析引入本科教学中,培养并加强学生的CACHE意识,编写具有良好局部性的程序,以充分利用当代微处理器的硬件复杂性,发挥其性能潜力.

位置信息与替换概率相结合的多核共享Cache管理机制

多核系统中末级Cache是影响整体性能的关键。为了提出一种细粒度、低延迟、低代价的末级共享Cache资源管理机制,将系统性能目标转换为每个内核当前占用Cache资源的替换概率,以决定每个内核能够提供的被替换资源的数量;对某个需要增加Cache资源的内核,从可提供被替换资源的候选内核中选出距离较近且替换概率较高的一个内核,并以Cache块为粒度进行替换,从而实现Cache资源在不同内核间的动态划分。与传统以相联度为粒度的粗粒度替换机制相比,以Cache块为单位的替换机制具有更细的替换粒度,灵活性更高。另外,通过将位置信息和替换概率结合,保证了Cache资源与相应内核在物理布局上的收敛,降低了访问延迟。同时,所提出的方法只需要增加极少的硬件代价。实验结果表明,根据实验场景和对比对象的不同,所提方法与其他已有研究成果相比,可以实现从6.8%到22.7%的性能提升。

一种光盘服务器两级Cache算法的研究与实现

随着网络上光盘资源的增长,光盘服务器成为光盘网络共享的重要技术.针对传统光盘服务器的缺点,实现了一个新的高性能光盘服务器CDS(CD Server).CDS系统采用两级C ache(客户端C ache加服务器C ache)的技术来提高系统的性能.客户端C ache根据光盘顺序访问特点,采用慢速增长快速下降的预取算法设计,即提高了系统的性能,也保证预取不命中时的响应时间.服务器C ache采用H ash算法同平衡二叉树相结合的两级组织结构,实现了C ache的快速查找.在详细介绍了CDS系统的两级C ache算法的同时,进行了相应的试验测试和性能分析.

基于LLC进行BOM展开的改进算法

简述了BOM的产品结构形式,以及常用的BOM展开算法。针对BOM结构中多层次通用件计算的复杂性,提出一种基于低层码(LLC)结构的BOM展开改进算法。算法在合法性检查基础上设计了辅助队列表,将BOM主表层次码等信息填充完整,有效实现BOM层次遍历展开及计算。算法不受递归的限制,随着产品结构复杂程度增加,该算法更具有优越性。

半桥三电平LLC谐振变换器的轻载控制策略

半桥三电平LLC谐振变换器(HBTL-LLC)具有开关管电压应力小、效率高等优点,通常将移相控制策略引入LLC控制以提高输出电压的调节范围,但随着负载变轻,该控制策略下的变换器输出电压增益曲线发生偏移。针对这个问题,在考虑变换器整流二极管寄生电容的情况下,详细分析了轻载增益不能有效调节的原因,并提出了半桥三电平LLC谐振变换器的一种轻载控制策略,能够在轻载工况下实现软开关以及输出电压低纹波。设计了一台7.5kW的样机,验证提出的轻载控制策略的可行性。

一种可配置组关联cache的行为级设计

组关联的cache在当前微处理器中广泛应用,cache是一个验证难度比较大的模块。如何缩短cache验证周期对缩短开发处理器的周期有重要意义。建立了一个可配置的组关联cache的行为级模型。可作为微处理器设计中cache验证的参考模型。

分布式架构下权限认证方案的优化

随着科技的快速发展,有越来越多的计算机应用开始采用分布式架构模式。然而,这种架构模式却为应用程序权限体系的性能和安全带来了新的挑战。为此,文章提出一种全面的优化策略,采用多级缓存与分布式缓存相结合的方式来存储会话数据,使用户能够在认证过程中快速、高效地获取数据,并利用网关统一鉴权和AOP(面向切面编程)注解鉴权技术实现对不同微服务的访问控制。实验结果表明,在相同的用户请求数量下,改进后的权限认证方案可显著缩短系统的响应时间。这种优化策略通过减缓对底层数据库的频繁访问,减轻了系统负担,提升了系统的整体性能。

EMSIM模拟嵌入式系统MMU/Cache的研究与扩展

EMSIM是一款基于指令集的功耗模拟器,EMSIM模拟了嵌入式体系结构各个硬件单元以及指令的执行。本文重点分析了EMSIM对SA-110的MMU/Cache模拟所采用的数据结构和函数模型,并在借鉴Skyeye模拟MMU/Cache的基础上,提出了一种扩展EMSIM模拟MMU/Cache的方法,实现了EMSIM对ARM7100的MMU/Cache的模拟。扩展后的EMSIM能同时模拟SA-110和ARM7100的MMU/Cache。

“Cache-主存”和“主存-辅存”存储层次的对比分析

"Cache-主存"和"主存-辅存"层次结构是当代计算机普遍采用的两种存储层次.本文对这两种存储层次依据的原理和基本思想、引入的目的、硬件组成、失效开销、映像规则、查找方法、替换算法、写策略等多个方面进行了对比分析.以加深对存储层次的理解,提高对层次结构设计思想的认识.