计及风电PSS与PLL耦合对功角振荡影响的DFIG控制参数协调优化

双馈感应发电机(doubly fed induction generator,DFIG)装设电力系统稳定器(power system stabilizer,PSS),有助于抑制同步发电机间功角振荡,但抑制效果受DFIG锁相环(phase-locked loop,PLL)跟踪误差影响。考虑PSS与PLL耦合特性对功角振荡的影响,提出改善振荡抑制效果的DFIG控制参数协调优化算法。首先基于DFIG有功控制的分解等效结构绘制DFIG-PSS与锁相误差的耦合路径,提出耦合特性解析表达。然后建立耦合解析表达对控制参数的轨迹灵敏度向量,以向量2-范数之比定义耦合强度,量化耦合特性对功角振荡的影响程度。最后基于耦合强度指标,提出带有PLL参数动态不等式约束的多步优化模型,以协调DFIG控制参数取值,提高并网系统对功角振荡的抑制效果。仿真结果证实了耦合特性对功角振荡的影响,验证了所提协调优化算法的有效性。

三相电压不平衡下DDSRF-PLL与DSOGI-PLL的锁相误差检测与补偿方法

由于高渗透的分布式电源、多样化的负荷类型以及电网故障等因素,并网点三相电压不仅存在幅值不平衡,而且会出现相位不平衡现象。这种情况下,广泛应用的解耦双同步坐标系锁相环(DDSRF-PLL)和双二阶广义积分器锁相环(DSOGI-PLL)无法获得精确的同步信息。为此,该文在论证这两种锁相环具有理论等价性的基础上,阐释三相电压不平衡与锁相误差的内在关系,进而提出一种锁相误差的补偿方法,实现幅值和相位不平衡下的准确锁相。所提方法仅需对电压采样值进行简单计算即可获得不平衡相位和锁相误差,实现开环相位补偿,无需修改原有锁相结构,具有良好的拓展性。最后,通过仿真和实验验证了所提方法的有效性。

考虑PLL和接入电网强度影响的双馈风机小干扰稳定性分析与控制

国内外风电事故表明:风电经远距离线路外送时,系统容易在发生扰动的过程中出现频率为几到几十Hz的功率振荡现象,且其振荡原因难以用传统同步发电机小扰动振荡的机理完全解释。考虑到风电机组主要通过锁相环与电网之间实现功率耦合,从而锁相环动态特性将会影响系统小干扰稳定水平。该文首先建立了含有锁相环动态特性的双馈风电机组–无穷大系统的动态模型;采用特征值分析研究了风机不同运行状态下其接入电网强度变化对风电系统中各个振荡模式的影响规律;然后通过复转矩分析理论解释了风电系统的失稳机理,研究结果表明:锁相环振荡是导致风电系统并入弱电网系统发生小扰动失稳的主要原因。最后,提出一种基于相位补偿的风电机组阻尼控制器来抑制该振荡现象,仿真验证了其有效性。

基于PLL载频跟踪的电容式叶尖间隙测量技术

针对电容调频式叶尖间隙测量中存在的杂散电容问题和叶尖间隙信号的在线检测需求,设计了基于锁相环(PLL)载频跟踪的测量方案.方案中PLL无差载频跟踪环路能够有效地抑制杂散电容造成的缓慢载频漂移;选择1,MHz的中频频率将信号带宽提高到200,kHz,并设计了峰值采集控制时序以提高系统测量效率;理论推导出并用实验数据验证了信号的非线性模型.模拟实验结果表明,测量系统灵敏度高,具备了高速在线检测能力.

一种基于DDS和PLL的Chirp超宽带信号源设计与实现

Chirp超宽带具有峰值平均功率比(peak to average power ratio,PAPR)接近为1、测距定位能力强等优势,能够有效解决传统的超宽带技术存在的PAPR过大、传输距离短等问题,设计并产生Chirp超宽带信号是实现该通信系统的关键技术之一。提出了一种高性能Chirp超宽带信号源方案,通过采用现场可编程门阵列(field-programma-ble gate array,FPGA)控制直接数字频率合成(direct digital synthesis,DDS)芯片AD9956产生低频Chirp信号,并结合锁相环(phase locked loop,PLL)技术实现带宽扩展,从而获得Chirp超宽带信号。实验表明,所设计的Chirp超宽带信号源具有结构简单、可编程、可扩展、性能好及实用性强等优点。

适用于微网并网控制技术的改进型EPLL算法研究

快速准确的锁相环技术是保证并网系统安全、可靠并网的关键。针对传统EPLL的固有缺陷,设计了一种改进型EPLL算法,适用于以分布式电源为主的微网并网控制技术。首先,推导出输出电压频率和输入电压幅值之间的耦合关系,使用数学公式进行近似解耦。其次,搭建误差信号的成本函数,利用梯度下降法设计直流偏移量的估算环路,通过闭环负反馈回路消去输入信号中的直流偏置。然后,在锁相算法的所有估算环路中引入滑动平均值滤波器MAF(moving average filter),以增强控制系统的高频谐波抗干扰能力。最后,在Matlab/Simulink软件中搭建了单相锁相环算法的仿真模型,进行对比分析。仿真结果验证了所提算法的正确性和可行性。

基于PLL倍频电路的设计与实现

锁相环由于其高集成度、良好的相位噪声和杂散特性,广泛的应用于通信、导航及遥测等领域。对于锁相环频率合成器,环路滤波器的设计对整个系统的性能起着决定性的影响。基于铷原子钟微波源的需求,文章利用锁相环技术设计了倍频电路。首先论述了锁相环的基本原理和环路滤波器的参数设计方法,然后利用ADS软件对锁相环的环路滤波器进行了设计和仿真。最后,将设计的环路滤波器应用于实际电路,并给出了测试结果。

基于DDS+PLL的X波段频率合成器设计

本文提出了DDS激励PLL的X波段频率合成器的设计方案,给出了主要的硬件选择及具体电路设计,并且对该频率合成器的相位噪声以及捕获时间进行了深入分析。最后对样机性能进行了测试,结果表明该X波段频率合成器带宽为800MHz、输出相位噪声优于-85dBc/Hz@10kHz、频率分辨率达0.1MHz,可应用于X波段雷达信号源中。

基于FLL/PLL相结合的载波跟踪在导航接收机中的应用

载体动态性所引入的多普勒频移给导航接收机中的载波跟踪带来了很大困难。在对比分析了载波频率跟踪(FLL)和载波相位跟踪(PLL)环路各自优点的基础上,提出一种FLL/PLL相结合的载波跟踪方法,以充分发挥FLL动态性能较好、PLL的跟踪精度较高的优点,实现动态环境下快速、精确地载波跟踪;并以相位跟踪环路为例分析了热噪声及载体动态性对环路的影响,得出了环路设计的最佳带宽。理论分析和仿真结果表明,该方法能快速、精确地实现载波的跟踪。

三阶PLL无源环路滤波器的设计与仿真

为提高锁相环的性能,简化高阶锁相环中无源环路滤波器的设计过程,提出了三阶PLL中无源超前-滞后滤波器的一种设计方法。首先给出锁定状态锁相环的数学模型,选定使PLL特性稳定的无源滤波器的电路结构,根据结构求出锁相环的相位传递函数,确定使系统稳定的相位最大返回处频率,合理分配滤波器的零、极点,进而综合出环路滤波器的设计方法,以及电路中各元件的计算公式。给出了设计实例并进行了PSPICE仿真,结果表明其性能完全能达到设计要求。该方法对任意三阶PLL无源滤波器的设计都是实用的。

基于改进PLL的永磁同步电机ASMO无传感器控制

永磁同步电机无位置传感器控制采用传统滑模观测器法来获取转子位置,由于滑模抖振严重、估计反电势中含有低次谐波干扰及传统锁相环在电机反转时有位置误差等因素,影响转子位置估计精度。通过设计自适应滑模观测器和改进锁相环来解决上述问题。首先采用非奇异快速终端滑模面及改进指数趋近律来降低滑模抖振。其次对传统锁相环鉴相器进行改进并在环路滤波器中引入二阶广义积分器,不仅使电机正反转时能准确提取转子位置信息,还能滤除估计反电势中的低次谐波。仿真结果表明所设计的算法能减小滑模抖振、降低位置跟踪延迟时间及提高位置观测精度。

GPS接收机PLL与卡尔曼跟踪环路性能分析

本文重点研究传统PLL环路和卡尔曼跟踪环路理论性能分析方法,理论上分析比较两种跟踪环路的跟踪灵敏度和动态应力性能,并通过GPS软件接收机仿真验证得出结论,相对于PLL环路,卡尔曼跟踪环路灵敏度最大可提高3d B左右,动态性能最大可提高27g/s左右。

一种FLL辅助PLL的GNSS接收机矢量跟踪环路

全球导航卫星系统(GNSS)接收机的设计主要包括捕获、跟踪、解算三个环节,其中,跟踪环节中载波频率和码频率的稳定性直接影响着导航定位性能。为改善动态环境中载波频率和码频率的波动性,提高定位精度,提出一种频率锁定环路(FLL)辅助相位锁定环路(PLL)的GNSS矢量跟踪环路结构。在载波环中,采用二阶FLL辅助三阶PLL的跟踪方法,通过预测载波相位、载波频率、载波频率率,更新载波相位值并反馈到载波NCO,实现载波稳定跟踪;在码环中,将解算环节获取的伪距信息反馈到跟踪环节,实时更新各跟踪通道的码频率,实现码环稳定跟踪。实验结果表明,相较于传统的标量跟踪方法,所提出的FLL辅助PLL的矢量跟踪方法能够在动态环境下输出较小的载波频率和码频率误差,且具有更高的定位精度。相较于其他的环路改进算法,该方法融合了载波改进技术与矢量跟踪技术,且利用真实卫星数据验证了所提方法的定位效果。

利用PLL减小时钟前沿抖动的研究

针对通信系统数字信号处理中的时钟前沿抖动问题,给出时钟时域抖动和漂移的定义。在推导时域抖动和频域相位噪声关系式的基础上,对时钟的前沿抖动进行了测量和分析,指出偏离载波远端的相位噪声是构成抖动的主要因素。研究通过窄带锁相环(PLL)提纯时钟的方法,给出了提纯PLL的具体设计过程中主要环路参数:阻尼系数ξ和自然角频率ωn的选取和计算过程,说明设计过程中的注意事项。实现了对高抖动时钟信号的提纯。

一种基于FLL和PLL的复合载波环的跟踪精度分析

基于卫星通信高动态、高精度的需求,提出了一种锁频环与锁相环相结合的双环载波跟踪系统。通过分析热噪声和动态应力对载波环跟踪精度的影响,指出了锁相环和锁频环的优缺点,给出了复合载波环的结构框图和工作流程。最后通过系统仿真,证明了复合载波环比单一载波环具有更全面的性能。

DDS激励PLL频率合成器的研究

频率合成器是现代通信设备的重要组成部分。首先介绍频率合成技术，然后分析了倍频式ＤＤＳ激励ＰＬＬ频率合成器的噪声性能。

CP-PLL快速入锁集成电路方案设计

该文基于TSMC 0.18μm RF CMOS工艺实现了一个用于加快CP-PLL锁定时间的数模混合复合结构,该复合结构主要包括两个独立单元——动态环路带宽单元及预置位反馈环。其中,两个单元的控制电路均采用全数字电路实现,并通过DC综合与ICC自动布局布线得到版图信息。经过同一CP-PLL参数环境下的对比分析,比较了包括传统结构的3种方案的锁定时间。在工作电源1.8 V下,优化后的锁定时间为1.12μs,较传统结构锁定时间提升了76.7%;整体相噪在稳态保持-103.1 dBc/Hz@1 MHz,较传统结构仅上升了0.3%。证明该复合结构能够有效降低上电启动以及跳频时的锁定时间。

复杂电网下基于CSDFT-MAF-PLL的电压同步方法

针对滑动离散傅立叶变换锁相环SDFT-PLL(sliding discrete Fourier transform phase-locked loop)在含整数次谐波及直流偏移分量等复杂电网条件下,发生频谱泄漏影响电压同步问题,设计一种级联型频率自适应SDFT-PLL装置CSDFT-PLL(cascaded SDFT-PLL)。将电网电压信号引入到前级固定滑窗宽度的SDFT,进行基波正交信号提取,后级SDFT采用电网实时频率作为后级变滑窗宽度的选择基准,以抑制频谱泄漏。针对SDFT算法无法分离正、负序分量,提出附加相位补偿的滑动平均滤波器MAF(moving average filter),既进行正、负序分量分离,又提升系统动态响应速度。最后,仿真验证所提方法的正确性与有效性。

DDS+PLL组合系统及实例

本文介绍了DDS +PLL系统的实现方案和特点 ,指出了设计DDS +PLL系统的注意事项 ,并通过实例证明DDS +PLL系统能够实现较高的频谱质量 ,具有一定的实用价值。

一种基于PLL的牵引电机速度辨识算法

提出一种基于PLL的速度辨识算法,在此算法中引入闭环转子磁链观测器和幅值归一化环节,弥补PLL本身在抗干扰能力上的不足.通过闭环转子磁链观测模型抑制了转子磁链中可能出现的直流偏置,引入幅值归一化环节抑制了可能出现的转子磁链幅值波动。在仿真软件中搭建模型进行验证,结果表明在电机速度指令突变以及负载转矩突变的情况下可以保持较好的辨识效果。通过仿真结果验证了所研究速度辨识算法的正确性和有效性.