二阶锁相环的EBPSK信号解调分析

高效的调制和解调技术对数据传输具有重要的意义。该文在已有的EBPSK传输系统基础上,详细讨论了EBPSK信号采用二阶锁相环解调时鉴相器的输出信号结构。首先通过建立锁相环的线性化模型,对比分析了不同阻尼系数的相位阶跃误差响应和矩形相位误差响应,推导了理想状态下鉴相器输出的波形表达式。其次在包含窄带高斯噪声的条件下研究了EBPSK信号解调的最佳积分限取值,给出了相应的仿真结果。分析表明,在一定的信噪比条件下,只要锁相环能由捕获状态恢复到跟踪状态,就能保证EBPSK信号的有效解调。

新型CPS型低通滤波器在整流天线中的应用

提出了一种新型共面带状线(CPS)低通滤波器,并将其用于圆极化整流天线中。该滤波器实现了小插损、宽阻带。通过宽带巴伦转换,实验测得衰减大于15dB的阻带带宽达到10.3GHz,5.8GHz处插入损耗为1.62dB,在11.6GHz和17.4GHz处插入损耗分别为30.3dB和26.3dB,与仿真结果吻合较好,有效地抑制了二次和三次谐波。将该低通滤波器应用于圆极化整流天线中,测得高达72.3%的RF-DC(Radio Frequency-Direct Current)转换效率,该整流天线可作为无线输能系统的接收部件。

基于DSP Builder的分布式算法的FIR数字低通滤波器设计

针对利用现场可编辑门阵列(FPGA)设计有限长冲击响应(FIR)数字滤波器中如何降低硬件资源消耗、提高硬件资源利用率的问题,提出一种改进的分布式算法。该算法是将固定系数的FIR滤波器系统单位脉冲响应事先存储在查找表中,利用搜索查找表得到运算结果,而不是使用传统的硬件方式来实现乘累加运算。介绍了以Altera公司的DSP Builder软件作为设计18阶FIR数字低通滤波器设计工具的具体流程和方法。通过Simulink和硬件在环(HIL)模块的引入,将设计模块下载到FPGA,进行软硬件协同仿真,给出滤波器的性能指标的实测结果。实测结果表明,所设计的18阶分布式算法低通滤波器截止频率为5.6 k Hz,带内波动:<0.5 d B,带外抑制:>18 d B,消耗的逻辑单元数量仅为442个较同阶的传统数字滤波器小一个数量级。因此,利用分布式算法设计的滤波器不仅其性能指标能够满足设计要求,对硬件资源的使用效率也有极大的改善。

互补开环谐振器低通滤波器的设计

为了改善滤波器的性能,提高滤波器的选择性,提出了互补开环谐振器(COLR).基于互补开环谐振器设计小型化平面低通滤波器,它由2个COLR单元及3条开路短截线构成.该滤波器具有低插损、良好的阻带特性和高选择性等特点,其选择性可达73.91 dB/GHz.最后,设计了一个小型化S波段的COLR微带低通滤波器,并进行了加工和测量,仿真和测量结果吻合很好.

一种采用有源低通滤波器的闭环自动增益控制系统

提出一种在控制电路中采用一阶有源ＲＣ低通滤波器的闭环ＡＧＣ，并对延迟和无延迟两种型式均研究了响应特性、过渡特性、压缩动态范围的能力和反调制失真情况．通过与其它ＡＧＣ的比较，证明了有源ＡＧＣ动态范围压缩系数最优，非常接近理想ＡＧＣ的指标，而且反调制失真可以小于其它ＡＧＣ．

可编程控制移相器设计与实现

本论文主要研究了锁相环的特性，得出通过加入控制电压，可以得到不同的移相信号。然后将原始信号和输出信号与移相后的信号通过鉴相器来比较，将比较结果通过MCU辨别是否达到要求；若没达到要求就将输出信号继续输入移相，直到达到要求后再停止。其中锁相环是用到74HC4046，它是一个集成的低功率锁相环，其中集成了一个VCO，三个鉴相器。通过74HC4046和辅助电路的设计来实现一定范围的移相。