一种用于FPGA的低功耗系统监控电路设计

为了提高FPGA工作时的可靠性和安全性,设计了一种低功耗的系统监控电路。通过对FPGA内部的工作电压、温度以及外部电压的监测,可以及时调整FPGA工作模式或者频率。在该系统监控电路中,采用自平衡的积分放大器来实现对温度感应信号的采样和放大;对电压感应信号支持单端模式和差分模式;采用1.5 bit循环ADC实现对模拟信号的量化;通过开关电容方式的基准电路设计,为ADC提供低温度系数的基准电压,具有功耗低的特点。对内嵌了该系统监控电路的亿门级FPGA进行测试,结果表明监测温度范围为-55~125℃,最大偏差为-1.5℃;对单端电压进行监测最大偏差为-1.3%,对差分电压进行监测最大偏差为0.1%。该系统监控电路具有良好的温度特性和频率特性,在-55~125℃温度范围内,ADC的输出结果偏差均在2%以内。在0.2~5.0 MHz频率范围内,时钟频率对ADC的影响可以忽略。在最高5 MHz工作频率下,最大功耗仅为2.32 mW。

一种适用于反熔丝FPGA的电荷泵电路

提出了一种适用于反熔丝FPGA的快速启动低功耗的片上电荷泵电路.该电路基于Dickson电荷泵结构,通过高频时钟信号来启动电荷泵,提高启动速度;电荷泵输出稳定后,通过低频时钟信号来维持电荷泵输出,降低电路功耗.通过增加零伏电路实现了高电压与低电压之间的隔离,解决了反熔丝FPGA对电荷泵不同工作模式下的输出需求.Spectre结果显示,在2.5 V的工作电压下、整体电路全负载的条件下,启动时间13.5μs,稳定输出电压5.43 V,启动电流1.06mA,工作电流184μA.启动时间比参考文献快了36.5μs,相当于3.7倍,功耗仅仅增加了35%.用0.18μm CMOS工艺流片,电路编程成功并且功能正确,结果表明了此结构的可行性和实用性.

基于16 nm FinFET工艺FPGA的低功耗PCIe Gen3性能研究

大数据时代对高速总线的高带宽、低延时及高灵活性有更苛刻的要求,高速串行总线(PCIe)与FPGA的集成能够满足新兴领域的需求,但需要对其在高温和低温下的性能稳定性及低功耗性进行探究。以16 nm FinFET工艺SRAM型FPGA为对象,搭建针对低功耗PCIe第三代(Gen3)的高速通信的性能测试、温升测试以及高温及低温功耗测试方案。测试结果表明,在通信过程中被测电路与CPU通信稳定,读、写速率分别可达3907 MB/s、4430 MB/s,达到理论最大带宽的54.1%、61.4%;被测电路温升不显著,常温下电路的表面温度比对照电路低18.4%;其在高温125℃下的功耗比对照电路低41.9%。该工艺下的电路能够稳定运行PCIe Gen3总线,并在低功耗、低发热状态下实现高质量的信号传输。

基于DSP和FPGA的通用数字信号处理系统设计

随着电子设备结构和功能的日益复杂,对其内部使用的数字信号处理系统在体积和功耗方面提出了更高的要求。结合以上背景,设计了一种体积小、功耗低的通用数字信号处理系统。该系统利用DSP配合FPGA为硬件架构,以TMS320VC5509A DSP为数据处理核心,通过FPGA对USB、ADC和DAC等外围设备进行控制,并可实现频谱分析、数字滤波器等数字信号处理算法。硬件调试结果表明,该系统满足设计要求,可应用于实际工程和课堂教学等多个领域。

基于FPGA的多传感数据融合电子式互感器采集系统仿真

提出了一种基于FPGA和AD7685的电子式互感器采集系统的设计方案,给出了具体的基于多传感数据融合技术的积分方法,在FPGA中采用Verilog HDL语言编程控制AD7685进行数据采样,并将采样数据加上CRC校验码后按规定的帧格式组帧,最后通过串口按曼彻斯特码发送。由于电子式互感器的采集系统处于高压侧,受到激光电源输出功率的限制,故必须采取低功耗设计。该方案在Quartus II中通过功能仿真,可以满足数据采集、传输的时序性要求。

基于FPGA的指针反馈式低功耗Viterbi译码器设计

为了满足复杂的无线通信系统功耗以及性能要求,提出并设计了一种指针反馈式Viterbi译码器。该译码器使相邻时刻的各状态转移满足单向一对一指向关系,并根据传统译码器初始译码状态从状态0延伸的特点,通过每一时刻不断更新的状态指针指向当前时刻译码路径状态,同时输出译码结果。算法仿真以及FPGA和CMOS综合结果表明,该译码器功耗降低60%,译码延时小,并且在信噪比较高的情况下有很好的译码性能,特别适用于约束长度大、译码状态数多的情况。

FPGA的功耗概念与低功耗设计研究

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功耗迅速增加,而功耗增加又导致芯片发热量的增大和可靠性的下降。因此,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。本文围绕FPGA功率损耗的组成和产生原理,从静态功耗、动态功耗两大方面出发,分析了影响FPGA功率耗散的各种因素,并通过Actel产品中一款低功耗的FPGA进一步进行说明。最后提出了在FPGA低功耗设计中的一些问题。

基于FPGA和无线通信的冲击波超压采集系统设计

冲击波超压测试技术发展迅速.由于冲击波超压测试现场环境比较恶劣,为了提高测试系统的灵活性和可靠性,提出了一种基于FPGA和无线通信的冲击波超压采集系统的设计,从冲击波超压信号采集的发展现状出发,具体阐述了该系统总体方案的设计思路以及关键技术(电源管理优化设计、ZIGBEE模块和光纤模块等),同时分析了采用FPGA、无线通信、光纤模块带来的高效性、低误触发率、灵活的远程控制等优点.该系统在多次靶场实爆试验中得到了很好的应用,实验结果表明该系统具有较高的灵活性、可靠性和稳定性.

基于边缘部署低功耗的神经网络加速器

卷积神经网络作为一种处理网络数据的深度学习模型,广泛的应用于自动驾驶、航空航天等行业。而随着数据量的增长,卷积网络的结构也变得越来越复杂,对于卷积网络这种计算和资源密集型网络如何部署在低功耗、资源少的边缘设备上就成为了一种困难。而FPGA由于其具有高的并行性和低功耗,可以作为一种边缘部署的设备。在这基础上,提出了一种针对于LeNet-5轻量网络的加速器,利用流水线并行加速和循环展开对FPGA的并行计算最大化,然后使用Vitis HLS将高级编程语言转变为硬件描述语言,再利用Vitis IDE进行软件驱动的编写。实验结果表明,相对于在CPU、GPU上进行网络推理,在ZYNQ上FPGA进行网络推理,在检测速率相近的情况下,功耗减少了8倍,这使得神经网络的边缘部署多了一种选择。

一种基于FPGA的低功耗、容错状态机设计方法

针对FPGA(Field Programmable Gate Array)在航空航天领域应用面临的可靠性和功耗问题,提出了一种适于FPGA实现的低功耗、容错有限状态机设计方法.该方法与传统FPGA中实现状态机占用布线资源、查找表、寄存器等资源的思想不同,它将状态机映射到FPGA内嵌块RAM,同时采用两块RAM构成双模冗余结构,通过比较两块RAM输出数据的一致性确定RAM中数据出错的情况,并结合奇偶校验进行检错与纠错.实验结果表明:与经典的三模冗余方法相比,该方法有更低的功耗和更高的可靠性,并能对一位错误实现在线纠错.

FPGA的布线结构参数Fc对其功耗的影响

为了降低FPGA功耗,使用开关级模型,在不同的布线结构参数--输入端口和输出端口的连接块复杂度(Fc,input;Fc,output)设置下,研究了FPGA的功耗利用率问题.提出了基于LUT和逻辑块结构的FPGA,使用fpgaEVA-LP构架,给出了估计电容的FPGA基元的等效电路,通过同时分析电容和开关转换频率估算了功耗.实验数据结果表明,设置Fc,input为0.8、Fc,output为0.3最有利于低功耗设计,从而得到了利于低功耗设计的合理布线结构参数值.

基于Virtex-4 FPGA的低功耗图像融合系统

基于电源模块、外部存储器和FPGA器件等具体分析了融合系统的低功耗设计。FPGA器件选择了Xilinx公司针对高性能信号处理的Virtex-4 SX35三百万门级芯片,电源模块采用TI公司的两片TPS54310和一片TPS54610,具有低功耗特性,电压调节范围为0.9～3.3 V,调节精度可达1%。外部存储器使用高速、低功耗的ZBT SRAM存储器,消除了标准SRAM器件存在的读和写周期间的等待状态和空闲周期,该功能可极大地改善存储器性能,在存在频繁的读/写操作变换时效果更佳。结合图像融合算法的特点和Virtex-4 SX系列FPGA的资源与技术优势,讨论了在总线编码、流水线设计和并行处理等方面的低功耗设计方法。结果显示:采用此技术设计的融合系统有效降低了系统的实际功耗,其动态功耗降幅可达50%,为提高融合系统的可靠性提供了有力支持。

防火墙寄存器技术的FPGA低功耗布线算法研究

针对减少毛刺能够有效地降低电路功耗,提出了一种基于防火墙寄存器技术的FPGA低功耗布线算法。在布线过程中,一方面运用算法增加防火墙寄存器滤掉毛刺;另一方面通过修改代价函数,动态地调节输入信号的路径,使信号到达查找表输入端的时间基本趋于一致,从而有效地减少毛刺,降低电路的动态功耗。实验结果表明,在运算时间相同的情况下,与其他算法相比,该算法平均能消除约72%～81%的毛刺,降低约4%～8%的功耗,减少约23%～26%的关键路径延时,而只增加4%的触发器。

基于FPGA的水声信号检测系统设计

结合阵列信号处理技术,应用工程化的MUSIC算法,本文设计了一套基于FPGA的水声信号检测系统,对某些声纳检测系统的设计有一定参考价值。

ADS7817及其与FPGA的接口设计

针对测控系统的微型化与低功耗的需求,提出了一种FPGA与串行模数转换器ADS7817的接口设计方案。ADS7817是一种新型的12位低功耗、具有串行接口的模数转换器,体积小,接线简单。设计中以FPGA作为主控制器,为ADS7817提供稳定的工作频率。同时通过接收上位机的命令字,对ADS7817发出采集启动与停止的信号,接收ADS7817输出的12位串行数据,并将之转换成16位并行数据发送到上位机。实验显示,时序仿真图完全符合设计要求,具有很好的工程应用前景。

基于互相关的小型化低功耗超声波风速风向仪设计

超声波风速风向仪具有无转动部件,响应快,精度高的优点,但体积大、功耗高、成本高成为限制超声波风速风向仪广泛使用的主要因素。为了便于超声波风速风向仪的推广和使用,本文采用国产FPGA(Field Programmable Gate Array)并结合FIR(Finite Impulse Respond)滤波器以及互相关检测算法设计了一款超声波风速风向仪,探头之间的距离仅为80 mm,感风面积仅为传统超声波风的1/10,使得省级风洞均可计量检定。整机经过风洞实测,每秒钟可完成50次风速风向测量,在0~5 m/s时风速最大测量误差为±0.3 m/s,5~20 m/s时风速最大测量误差为±0.5 m/s,20~30 m/s风速测量最大误差为±5%,稳定风速下风向测量最大误差为±1°以内,总功耗为0.2 W(仅为传统超声波风功耗的1/20)。通过实测数据发现,FPGA结合数字滤波及互相关检测算法相比于传统的DSP(Digital Signal Processor)超声波风速风向仪能明显缩小体积,降低成本功耗。

基于FPGA的低功耗无缆地震仪校钟系统

为了降低当前无缆地震仪的功耗,并且提高其同步采集的精度,文中采用定时开启GPS,利用GPS输出的1 PPS脉冲校准采集站内置32.768 MHz恒温晶振,将校正输出的秒分频信号作为无缆地震仪采集站的同步时标。同时,利用GPS接收机输出的UTC信息校正采集站内部时钟,从而达到低功耗校钟的目的。

基于FPGA和ADS8568的多路水声信号采集系统

针对水下试验场所/监测环境信号数量众多的需求及水下电源供电特性,通过采用ADS8568和FPGA软件搭建低功耗、高可靠性多路水声信号采集、传输系统,实现试验场所/监测环境内全方位水声信号实时采集及光纤同步上传。

面向FPGA的低功耗多路选择器设计方法

针对现场可编程门阵列(FPGA)因集成度与速度提高引起的功耗问题,提出一种适合于FPGA的低功耗多路选择器设计方法。该方法基于FPGA中被使用的多路选择器内存在大量闲置晶体管这一现象,采用反向衬底偏置技术对被使用多路选择器中闲置晶体管的泄漏电流进行优化。仿真结果表明:与传统结构多路选择器相比,在保证其他性能的前提下,采用该方法设计的多路选择器泄漏功耗可降低约28.97%。此外,该方法也可应用于FPGA中未被使用多路选择器泄漏电流的优化,可以进一步大幅度降低FPGA的静态功耗。

基于概率计算的TPC译码算法研究与FPGA设计

目前TPC码(Turbo乘积码)常用的译码算法为Pyndiah-Chase-II算法,但Pyndiah-Chase-II算法在搜索最不可靠输入比特位置和最短欧氏距离码字的过程中,涉及大量的排序运算、复杂的分支结构和存储调度使其非常不利于集成电路硬件实现。针对上述问题,提出一种基于概率计算的TPC译码算法,该算法包括信息输入层、随机比特流生成层、BCH硬判决层、BCH&CRC校验层、输出层,其TPC码的子码采用BCH码,通过MATLAB软件进行译码算法的程序设计并完成译码性能和译码延时的仿真。仿真结果表明,该译码算法能够达到和传统的Pyndiah-Chase-II算法相同的译码性能,平均只需要两次迭代即可实现正确译码,能有效地降低译码的延时。最后完成基于FPGA的硬件设计,BCH硬判决层采用查找表方式实现,其他层的逻辑结构简单,均为门级操作,所以能够大幅度减小硬件开销和降低功耗,易于用集成电路实现。