期刊文献+
共找到39篇文章
< 1 2 >
每页显示 20 50 100
On-line Cache Resizing for Low-Power Microprocessors
1
作者 陈黎明 邹雪城 +1 位作者 雷鑑铭 刘政林 《Journal of Southwest Jiaotong University(English Edition)》 2009年第2期113-122,共10页
We propose a novel scheme, called on-line cache resizing (OCR), to dynamically resize the cache and meet the size requirement of each application. At each periodic interval, the scheme gathers the cache hit-miss sta... We propose a novel scheme, called on-line cache resizing (OCR), to dynamically resize the cache and meet the size requirement of each application. At each periodic interval, the scheme gathers the cache hit-miss statistics at runtime using an extra tag array. These executing statistics serve as inputs to an analytical model of cache energy. The scheme uses energy as a primary metric to dynamically increase/decrease the number of active cache ways for the next interval. The scheme minimizes the active cache size to save energy with minimal performance loss. The simulation with SPEC 2000 benchmarks shows that OCR results in an average of 38.4% energy saving compared with fixed-size caches, with only 2.0% performance loss. 展开更多
关键词 low power CACHE Cache resizing microprocessor
下载PDF
A High Performance and Energy Efficient Microprocessor with a Novel Restricted Dynamically Reconfigurable Accelerator
2
作者 Itaru Hida Shinya Takamaeda-Yamazaki +2 位作者 Masayuki Ikebe Masato Motomura Tetsuya Asai 《Circuits and Systems》 2017年第5期134-147,共14页
In the era of Internet of Things, the battery life of edge devices must be extended for sensing connection to the Internet. We aim to reduce the power consumption of the microprocessor embedded in such devices by usin... In the era of Internet of Things, the battery life of edge devices must be extended for sensing connection to the Internet. We aim to reduce the power consumption of the microprocessor embedded in such devices by using a novel dynamically reconfigurable accelerator. Conventional microprocessors consume a large amount of power for memory access, in registers, and for the control of the processor itself rather than computation;this decreases the energy efficiency. Dynamically reconfigurable accelerators reduce such redundant power by computing in parallel on reconfigurable switches and processing element arrays (often consisting of an arithmetic logic unit (ALU) and registers). We propose a novel dynamically reconfigurable accelerator “DYNaSTA” composed of a dynamically reconfigurable data path and static ALU arrays. The static ALU arrays process instructions in parallel without registers and improve energy efficiency. The dynamically reconfigurable data path includes registers and many switches dynamically reconfigured to resolve operand dependencies between instructions mapped on the static ALU array, and forwards appropriate operands to the static ALU array. Therefore, the DYNaSTA accelerator has more flexibility while improving the energy efficiency compared with the conventional dynamically reconfigurable accelerators. We simulated the power consumption of the proposed DYNaSTA accelerator and measured the fabricated chip. As a result, the power consumption was reduced by 69% to 86%, and the energy efficiency improved 4.5 to 13 times compared to a general RISC microprocessor. 展开更多
关键词 Embedded microprocessor RECONFIGURABLE low-power ACCELERATOR Digital CIRCUIT Architecture
下载PDF
Power-efficient dual-edge implicit pulse-triggered flip-flop with an embedded clock-gating scheme
3
作者 Liang GENG Ji-zhong SHEN Cong-yuan XU 《Frontiers of Information Technology & Electronic Engineering》 SCIE EI CSCD 2016年第9期962-972,共11页
A novel dual-edge implicit pulse-triggered flip-flop with an embedded clock-gating scheme(DIFF-CGS) is proposed, which employs a transmission-gate-logic(TGL) based clock-gating scheme in the pulse generation stage. Th... A novel dual-edge implicit pulse-triggered flip-flop with an embedded clock-gating scheme(DIFF-CGS) is proposed, which employs a transmission-gate-logic(TGL) based clock-gating scheme in the pulse generation stage. This scheme conditionally disables the inverter chain when the input data are kept unchanged, so redundant transitions of delayed clock signals and internal nodes of the latch are all eliminated, leading to low power efficiency. Based on SMIC 65 nm technology, extensive post-layout simulation results show that the proposed DIFF-CGS gains an improvement of 41.39% to 56.21% in terms of power consumption, compared with its counterparts at 10% data-switching activity. Also, full-swing operations in both implicit pulse generation and the static latch improve the robustness of the design. Thus, DIFF-CGS is suitable for low-power applications in very-large-scale integration(VLSI) designs with low data-switching activities. 展开更多
关键词 low power FLIP-FLOP IMPLICIT clock-gating scheme Dual-edge
原文传递
小型低功耗的超声无损检测系统的设计与实现 被引量:1
4
作者 张宇堃 《科技资讯》 2023年第12期28-31,共4页
该文阐述了超声无损检测技术的检测原理和发展方向,然后基于小型、低功耗、便携式的理念设计了一种基于Linux操作系统的超声无损检测系统。在硬件方面,详细地设计了电源模块、模拟信号处理模块和ARM处理模块;在软件方面,详细地设计了设... 该文阐述了超声无损检测技术的检测原理和发展方向,然后基于小型、低功耗、便携式的理念设计了一种基于Linux操作系统的超声无损检测系统。在硬件方面,详细地设计了电源模块、模拟信号处理模块和ARM处理模块;在软件方面,详细地设计了设备驱动程序、探伤功能模块。主要采用变压器耦合电压的方式来将发电器与放大器之间的输出电压降低,利用分时采样思想来减少AD采样功耗,利用S3C2410微处理器工作模式的转换实现该检测系统的睡眠和唤醒,满足系统低功耗的设计需求。 展开更多
关键词 低功耗 超声无损检测 LINUX操作系统 S3C2410微处理器 变压器耦合电路
下载PDF
多核、多线程处理器的低功耗设计技术研究 被引量:15
5
作者 张骏 樊晓桠 刘松鹤 《计算机科学》 CSCD 北大核心 2007年第10期301-305,共5页
随着微处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,超高的功耗密度时系统稳定性造成很大影响,功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法,分析了CMP和SM... 随着微处理器设计技术和半导体制造工艺的进步,芯片的规模和复杂度急剧增大,超高的功耗密度时系统稳定性造成很大影响,功耗壁垒已经成为提升微处理器性能的最大障碍。本文介绍了低功耗设计的基本原理、研究内容、设计方法,分析了CMP和SMT体系结构的功耗需求和特性,讨论了不同的功耗优化策略在两种体系结构下的适用程度以及对性能造成的影响。针对多核、多线程体系结构,着重从系统级、结构级和电路级等不同抽象层次时典型的功耗优化技术做了讨论。最后,展望了未来微处理器低功耗设计技术的发展趋势。 展开更多
关键词 多核 多线程 微处理器 低功耗
下载PDF
连续单粒式谷物在线水分测定仪的设计与试验 被引量:8
6
作者 吴惠昌 谢焕雄 +4 位作者 胡志超 顾峰玮 游兆延 颜建春 魏海 《农业工程学报》 EI CAS CSCD 北大核心 2017年第11期282-290,共9页
为了提高谷物干燥设备自动化水平和干燥后谷物品质,提出一种基于电阻法检测原理,测量稻谷、小麦和大麦的连续单粒式谷物在线水分测定仪。其主要由谷物取样机构、谷物采样机构和信号采集电路等部分组成。通过测量谷物单粒外形尺寸统计出... 为了提高谷物干燥设备自动化水平和干燥后谷物品质,提出一种基于电阻法检测原理,测量稻谷、小麦和大麦的连续单粒式谷物在线水分测定仪。其主要由谷物取样机构、谷物采样机构和信号采集电路等部分组成。通过测量谷物单粒外形尺寸统计出谷物等效粒径。运用谷物等效粒径和谷物与金属表面的静滑动摩擦角,计算确定谷物取样机构中不锈钢制异向正弦螺旋杆的中径和螺距分别为16和9 mm。由螺旋杆与分粒拨刀组成的谷物取样机构,在剔除杂物和多余谷物的同时,使谷物以连续单粒的形式进入进料口。选定模数为0.4 mm斜纹表面滚花形式碾压辊作为碾压电极,测量10%~35%含水率范围内稻谷、小麦和大麦单粒电阻值。构建稻谷、小麦和大麦的单粒阻值-含水率对应关系曲线并回归出水分计算函数(稻谷R^2=0.998;小麦R^2=0.999;大麦R2=0.999)。设计多路复用比例检测电路、二阶压控有源低通滤波器和50Hz陷波等信号处理电路。采用基于ARM Cortex TM-M3核的低功耗32位微处理器硬件和软件平台完成谷物水分数据的采样、处理和计算。现场水分在线检测与烘干法对比试验表明,在循环式谷物烘干机烘干过程-5~55℃的谷物温度和10%~35%含水率范围内,单粒式在线水分测定仪的在线水分测量绝对误差≤±0.4%,一次100粒谷物测量平均时间≤55s,水分测量重复误差≤±0.3%,研究结果为实现谷物烘干过程水分在线检测提供参考。 展开更多
关键词 谷物 水分 电阻 单粒式 STM32低功耗微处理器
下载PDF
80C51嵌入式微处理器内核的低功耗设计 被引量:10
7
作者 初媛媛 葛元庆 徐磊 《微电子学与计算机》 CSCD 北大核心 2004年第8期124-127,共4页
介绍了一种80C51嵌入式微处理器内核的低功耗设计方法。根据CMOS电路的能耗机制,对已有微处理器内核进行了功耗分析。针对分析结果,运用门控时钟等一系列降低功耗的方法,对内核进行重新设计和优化。采用0.35滋m工艺库进行门级仿真的结... 介绍了一种80C51嵌入式微处理器内核的低功耗设计方法。根据CMOS电路的能耗机制,对已有微处理器内核进行了功耗分析。针对分析结果,运用门控时钟等一系列降低功耗的方法,对内核进行重新设计和优化。采用0.35滋m工艺库进行门级仿真的结果表明,系统功耗降低了近50%。 展开更多
关键词 低功耗 微处理器 门控时钟
下载PDF
可自适应变频嵌入式微处理器核的设计 被引量:4
8
作者 李侠 周晓方 +1 位作者 张海清 章倩苓 《小型微型计算机系统》 CSCD 北大核心 2006年第2期335-338,共4页
变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、... 变频技术是一种非常实用的低功耗设计技术.本文设计了与MIPS32-4Kec指令兼容的嵌入式微处理器核SRISC-I,并内嵌锁相环(PLL)作为时钟发生电路,该微处理器核在软件控制下可自适应地改变工作频率.除正常的工作模式外,SRISC-I还支持空闲、休眠模式,可停止整个系统时钟及PLL的运行,有效地降低了功耗.仿真结果表明,在0.18umCMOS工艺下,SRISC-I最高频率达到250MHz,在PLL的控制下其工作频率可以以10MHz的步长改变.同时,给出了SRISC-I在不同频率下运行Dhrystone2.1程序的功耗,250MHz时为82.466mWatt,而在休眠模式下仅为28uWatt. 展开更多
关键词 变频技术 功耗管理技术 低功耗设计 嵌入式微处理器核
下载PDF
低功耗经济型区域墒情实时监测系统 被引量:2
9
作者 蔡甲冰 刘钰 +2 位作者 白亮亮 陈鹤 李新 《农业工程学报》 EI CAS CSCD 北大核心 2015年第20期88-94,共7页
灌区墒情实时监测是现代灌区灌溉管理中的必要部分和基础工作。该文设计了一种利用微功耗处理器的墒情监测仪,仅用2节1号干电池供电,结合GPRS(general packet radio service)数据传输至网络服务器处理分析,从而实现了区域分布式的墒情... 灌区墒情实时监测是现代灌区灌溉管理中的必要部分和基础工作。该文设计了一种利用微功耗处理器的墒情监测仪,仅用2节1号干电池供电,结合GPRS(general packet radio service)数据传输至网络服务器处理分析,从而实现了区域分布式的墒情监测。本系统设计装载4层土壤水分/温度传感器和1层水势传感器,根据灌溉管理需要布设在作物根区不同深度;利用微处理器和设计电路进行土壤墒情等参数的采集、存储、传输和控制,每小时采集1次数据、每日将数据发送至网络服务器。通过在灌区不同区域典型作物生育期内实际运行1 a结果表明,该系统采用干电池或锂离子电池供电,体积小而便于在田间布设,不影响农田耕作,方便经济;监测数据能够及时传送至网络服务器以进行结果处理和灌溉管理。该文同时也对系统特点进行了总结,并指出对该系统进一步改进和研发方向。 展开更多
关键词 土壤 监测 区域 低成本 低功耗 微处理器
下载PDF
32位RISC微处理器流水线设计 被引量:7
10
作者 贾琳 樊晓桠 《计算机工程与应用》 CSCD 北大核心 2005年第14期115-117,共3页
简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数... 简要介绍了一个32位嵌入式航空机载RISC微处理器芯片AR S03的体系结构及特色,阐述了处理器的内部各个模块的功能。着重讨论了其流水线的设计思想和设计实现。AR S03处理器的执行部件采用了5级流水结构、较好的冲突控制策略及低功耗的数据通路,实现了简洁、高效、灵活的体系结构。通过Verilog仿真、综合和静态时序分析的结果表明设计达到了预定的设计要求。 展开更多
关键词 微处理器 精简指令集 流水线 低功耗
下载PDF
可现场GPS定位的手持式γ能谱仪的设计 被引量:4
11
作者 丁卫撑 李元景 +2 位作者 王义 方方 王敏 《自动化仪表》 CAS 北大核心 2010年第2期62-65,共4页
针对目前现场γ能谱测量仪需要满足便携式、低功耗、高灵敏度等应用要求,设计了一款基于C8051F340片上系统微处理器的手持式现场γ能谱仪。该能谱仪采用低功耗的电源设计方案,并集成GPS现场定位功能;同时,采用软硬件结合的方式实现γ能... 针对目前现场γ能谱测量仪需要满足便携式、低功耗、高灵敏度等应用要求,设计了一款基于C8051F340片上系统微处理器的手持式现场γ能谱仪。该能谱仪采用低功耗的电源设计方案,并集成GPS现场定位功能;同时,采用软硬件结合的方式实现γ能谱测量的自动稳谱。其系统结构采用多功能一体化的设计方案,非常适合野外现场工作。高灵敏度γ能谱的实验结果验证了系统设计方案的可行性。 展开更多
关键词 Γ能谱 探测器 微处理器 多道分析器 低功耗 稳谱
下载PDF
基于嵌入式微机的便携心电监护仪设计 被引量:11
12
作者 王大雄 王国钧 《航天医学与医学工程》 CAS CSCD 北大核心 2005年第3期196-200,共5页
目的研制一种实用的低功耗嵌入式便携心电监护仪。方法以嵌入式微处理器RCACDP1802为核心,设计了硬件系统和控制软件,并嵌入了心电波形特征提取算法、心电数据压缩算法、心律失常分析算法,在硬件和软件设计时均考虑了降低功耗。结果该... 目的研制一种实用的低功耗嵌入式便携心电监护仪。方法以嵌入式微处理器RCACDP1802为核心,设计了硬件系统和控制软件,并嵌入了心电波形特征提取算法、心电数据压缩算法、心律失常分析算法,在硬件和软件设计时均考虑了降低功耗。结果该仪器功耗低,体积小,重量轻,智能化程度高。它能连续48h实时监护患者的心电信号,实时分析10余种心律失常并存贮心律失常时的压缩心电数据。在需要时可将存贮的心电数据于串行接口输出供医生回顾分析。结论该监护仪达到设计要求,实用性高。 展开更多
关键词 嵌入式微处理器 心电监护仪 低功耗 心律失常
下载PDF
一种新型低功耗便携式核辐射检测仪 被引量:4
13
作者 张明虎 金良安 +2 位作者 王孝通 杨常清 白雪莲 《核电子学与探测技术》 CAS CSCD 北大核心 2004年第2期196-198,共3页
介绍了基于单片微机技术的便携式核辐射检测仪,它是由核辐射探测器、CMOS电路和单片微机系统等组成的低功耗、高性能、多用途、多功能的辐射检测仪器。对其功能、组成和特点等有关问题进行了讨论,并说明其软硬件设计思想。
关键词 核辐射检测仪 单片微机 CMOS电路 低功耗设计 计数管
下载PDF
一种高速低功耗32位RISC微处理器的设计 被引量:1
14
作者 吉隆伟 李侠 +2 位作者 沈泊 李文宏 章倩苓 《系统工程与电子技术》 EI CSCD 北大核心 2003年第3期273-276,共4页
采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提... 采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。 展开更多
关键词 精简指令集 微处理器 片上系统 低功耗 超大规模集成电路 VLSI FDU32
下载PDF
ADTA-1:一种嵌入式异构双核微处理器 被引量:1
15
作者 陈芳园 石伟 +3 位作者 任洪广 王友瑞 王志英 陆洪毅 《国防科技大学学报》 EI CAS CSCD 北大核心 2009年第5期24-28,共5页
针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1)。该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在... 针对多核日益严重的功耗问题,利用异步技术在低功耗方面的优势,结合数据触发结构设计并实现了一种嵌入式异构双核微处理器(ADTA-1)。该设计将异步设计应用于嵌入式多核微处理器中,并在芯片中对异步微处理器进行了测试,验证了异步电路在多核微处理器中的有效性和低功耗特性,为进一步设计和实现低功耗异步多核微处理器进行了有益的探索。 展开更多
关键词 异步集成电路 低功耗 多核 嵌入式微处理器
下载PDF
基于EFM32的高精度动态心电记录仪的低功耗设计 被引量:5
16
作者 刘梦星 周乐川 +2 位作者 陈杭 孙晓 许志 《中国医疗设备》 2014年第3期24-27,116,共5页
电池供电的动态心电记录仪是临床诊断和分析突发性与慢性心血管疾病的重要仪器,随着记录时间、体积重量与测量精度要求不断提高,然而系统必须兼具低功耗和高运算性能的特点。针对该矛盾,采用单片24位集成模拟前端ADS1298作为高精度信号... 电池供电的动态心电记录仪是临床诊断和分析突发性与慢性心血管疾病的重要仪器,随着记录时间、体积重量与测量精度要求不断提高,然而系统必须兼具低功耗和高运算性能的特点。针对该矛盾,采用单片24位集成模拟前端ADS1298作为高精度信号采集电路,以32位Cortex-M3内核的新型低功耗微控制器EFM32G880F128为主控芯片,着重研究主频与功耗的关系,并提出软硬件优化措施。实验结果表明:该解决方案能很好地满足记录仪低功耗、微型化和高精度的设计要求。 展开更多
关键词 动态心电记录仪 电池容量 低功耗 高精度测量 芯片 微处理器
下载PDF
32位嵌入式CISC微处理器设计 被引量:1
17
作者 王得利 高德远 +1 位作者 张骏 王党辉 《计算机科学》 CSCD 北大核心 2009年第5期291-294,298,共5页
LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W。在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩... LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W。在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力。在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应。为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%。最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度。 展开更多
关键词 微处理器 低功耗 流水线 CISC 验证
下载PDF
基于MSP430的低功耗温度采集报警系统的实现 被引量:17
18
作者 沈晓昱 王晓娜 李文军 《工业仪表与自动化装置》 2009年第3期31-33,共3页
设计了一种基于MSP430单片机的低功耗温度采集报警系统,该系统具有电路简单、功耗低、精度高、数据传输可靠性高、功能易扩展等特点,充分满足在恶劣条件下离线式低功耗高精度温度采集报警的要求。文中介绍了MSP430芯片的特点,并详细地... 设计了一种基于MSP430单片机的低功耗温度采集报警系统,该系统具有电路简单、功耗低、精度高、数据传输可靠性高、功能易扩展等特点,充分满足在恶劣条件下离线式低功耗高精度温度采集报警的要求。文中介绍了MSP430芯片的特点,并详细地分析了系统的各功能模块。在低功耗设计上,除了在硬件上选用低功耗的芯片外,还利用软件设计进一步降低了功耗。 展开更多
关键词 低功耗 MSP430单片机 温度采集
下载PDF
高性能通用处理器中的漏电功耗优化 被引量:2
19
作者 张戈 胡伟武 《计算机学报》 EI CSCD 北大核心 2006年第10期1764-1771,共8页
针对高性能通用处理器的结构特性及设计特点,指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点,其大多数电路中的堆叠效应依然明显存在.由此结合一款高性能通用处理器———龙芯2号的具体设计,对该处理器主要... 针对高性能通用处理器的结构特性及设计特点,指出了由于在高性能通用处理器中存在发射宽度较大、数据通路规整的基本特点,其大多数电路中的堆叠效应依然明显存在.由此结合一款高性能通用处理器———龙芯2号的具体设计,对该处理器主要数据通路模块进行了输入向量控制,并提出以“直接观察法”、“有效分解法”、“操作数隔离复用法”、“模拟退火算法”等多种技术思想为基础的电路最小漏电功耗分析及优化的实用性方法.实验结果表明,以上方案能够使得处理器的主要数据通路的漏电功耗减少近27%,同时模拟退火算法与以往的随机算法以及遗传算法相比在寻找电路最小漏电功耗的全局搜索能力上具有优势. 展开更多
关键词 微处理器设计 低功耗设计 漏电功耗 堆叠效应 模拟退火算法
下载PDF
基于MSP430的二线制高精度表头设计 被引量:1
20
作者 王鹏 吕志刚 黄健 《自动化仪表》 CAS 北大核心 2010年第1期65-67,71,共4页
针对传统的二线制表头在高温下测量精度差、温漂大的特点,提出了一种在高温下的高精度数显表头的设计方案。分别介绍了其软硬件的实现方法,即采用超低功耗微处理器MSP430F4250采集回路中的电流值,采用24位ADC转换器ADS1244进行模数转换... 针对传统的二线制表头在高温下测量精度差、温漂大的特点,提出了一种在高温下的高精度数显表头的设计方案。分别介绍了其软硬件的实现方法,即采用超低功耗微处理器MSP430F4250采集回路中的电流值,采用24位ADC转换器ADS1244进行模数转换,最后将经过运算的变送器输出信号值在LED数码管中加以显示。实测结果证明,该表头在高温下测量精度高、工作可靠、抗干扰性强、实用性强,势必会成为无源二线制仪表的发展方向。 展开更多
关键词 超低功耗 微处理器 二线制 高精度 无源表头
下载PDF
上一页 1 2 下一页 到第
使用帮助 返回顶部