SF-MAX-Log-MAP并行译码算法及其应用研究

Turbo码作为LTE系统的编码方案之一,其译码方法的选择对Turbo码的性能与实现具有重要影响。为满足LTE系统对译码实现方案的低复杂性和低时延要求,文章在SF-MAX-Log-MAP算法和并行译码算法的基础上,对该两种算法进行了结合,并在LTE系统中进行了误码率性能仿真。通过仿真表明:SF-Max-Log-MAP并行译码算法,不仅使Turbo码的译码性能接近于传统的Log-MAP并行译码算法且减小了译码过程中的计算量,进一步降低了译码时延,是一种有效译码算法。

基于MAX-Log-MAP算法和DSP芯片的Turbo译码器

Turbo码又称为并行级联卷积码,其重要的特性就是实现了伪随机编码的思想,但要实现译码低误码率却要以降低整个编译码系统的效率和增加延时为代价。因此,本文通过分析Turbo码迭代译码原理和MAX-Log-MAP算法,根据性能要求和可行性考虑,以DSP芯片ADSP-TS101和MAX-Log-MAP译码算法来实现Turbo译码器的设计,实验结果表明,该系统误码率较低、延时性能符合要求,工作稳定。

基于Max-Log更新的马尔科夫链蒙特卡洛MIMO检测增强算法

针对传统的马尔科夫链蒙特卡洛(MCMC)算法,提出了一种基于Max-Log更新的MCMC-MIMO检测算法。该算法采用了基于Max-Log更新的采样,可以有效产生收敛于后验概率(APP)分布的比特样本列表集合,同时可避免计算传统MCMC算法中的每比特概率分布。但是该检测算法在高信噪比下,采样过程会陷入锁死到局部最优态。在此基础上,提出了3个增强技术:1)抖动处理,对给定置信区间内的更新进行抖动处理;2)条件下重新初始化,对处在潜在锁死态的采样序列进行重新初始化;3)修剪饱和处理,利用球形译码算法中的修剪饱和技术来处理MIMO检测输出的对数似然信息(LLR)。仿真结果显示,基于Max-Log更新的MCMC增强算法能有效地解决陷入锁死的问题,从而提高系统性能并降低系统的计算复杂度。在复杂度为MMSE-PIC检测算法的90%的基础上,性能提高了2 d B。

基于Max-Log-MAP算法的Turbo码的硬件设计与实现

Turbo码的应用使得信道编码技术发生了革命性的变化,其译码性能距离Shannon极限只有0.7dB,因而被广泛用于功率受限的无线信道。针对3GPPTS25.212协议给出的WCDMA系统中的Turbo编码器结构,提出了一种硬件实现方法,用VerilogHDL语言描述了译码器各功能模块,并在activeHDL中实现了编译和仿真。

基于Max-Log-MAP的实用Turbo码译码结构

提出了一种实用简化的Max-Log-MAP算法Turbo码译码结构。讨论并进一步简化了一种Max-Log-MAP算法;在分析比较了其与MAP算法区别的基础上,引入尺度因子SF用以修正Max-Log-MAP迭代译码过程中的译码器输出外部信息,提出了一种实用的译码算法SF-Max-Log-MAP。仿真表明,在合理选取SF时,该算法的译码性能明显优于Max-Log-MAP算法。

Turbo码Max-Log-MAP算法研究及其实现

首先分析了Turbo码的Log-Map和Max-Log-MAP译码算法,然后对符合CCSDS标准的Turbo码的Max-Log-MAP译码算法在Matlab上进行仿真验证,最后在Xilinx FPGA平台xc4vlx100上硬件实现了Max-Log-MAP算法。

一种改进的Max-Log-Map译码算法的DSP实现

针对传统的Max-Log-Map译码算法时效性差、存储空间开销大的特点,本文对传统的Max-Log-Map译码算法进行了改进。改进的算法对前、后向度量使用了蝶形结构图,便于DSP实现;将原始帧均分为多个子块,设计子块间的并行运算以减小系统延迟;子块内采取进一步地优化措施,以减小数据存储量并提高译码速率。在DSP C6416平台上的仿真结果表明了算法的可实现性与可靠性。

基于DSP的Max-Log-MAP算法实现与优化

Turbo码是一种性能优异的新型信道编码方案,在各类通信系统中具有广阔的应用前景。基于标准C语言研究了Turbo码Max-Log-MAP译码算法的软件编程与实现,为了提高程序的运行效率,结合TMS320C6000系列DSP芯片的结构与特点采用循环展开、数据的存取优化设计、算法改进等措施进行了代码优化,测试结果表明,优化后的代码大大降低了CPU指令周期的消耗,能获得高效的处理性能。

一种基于Max-Log-MPA算法的改进方法

非正交多址接入技术(Non-Orthogonal Multiple Access,NOMA)具备高频谱效率和大连接的特性。随着移动数据和用户数量的爆炸式增长,NOMA技术的代表之一——稀疏码多址接入(Sparse Code Multiple Access,SCMA)技术具有愈发重要的研究意义。为了降低SCMA系统的检测算法的复杂度,先对用消息传递算法(Message Passing Algorithm,MPA)以及Max-Log-MPA算法进行了原理剖析和性能对比,然后基于Max-Log-MPA算法,提出了一种基于相似度的阈值判断方法。该优化方法利用合理的相似度阈值来提高算法的性能,进一步降低了算法的复杂度。最后,总结并探讨了相似度阈值对其他算法的适用性。

Max-Log-MAP算法在DSP上的实现与优化

把软件无线电的思想运用到Turbo码的译码方案中,采用BLACKFINDSP实现了简化的最大后验概率算法Max-Log-MAP。经过优化,算法的译码速率提高50%以上,数据吞吐量可达到3Mbps,可应用于中高速的数字通信系统中。

极低信噪比下分层归一化QC-Hadamard-LDPC译码器设计

传统LDPC码在低信噪比环境下性能较差,借助Hadamard约束构造的Hadamard-LDPC码是一类可逼近香农极限的低码率码字。但是Hadamard-LDPC译码常常采用基于符号最大后验概率的方法,译码过程存在大量指数、对数等非线性运算,计算复杂度高、迭代时延长,不利于工程应用实现。提出了一种基于Max-Log-MAP规则的分层归一化QC-Hadamard-LDPC译码器,用加法、比较运算替代指数、对数运算,实现仅包含线性运算的译码器,显著降低计算量和译码时延。同时,针对线性运算引入外信息失真导致性能下降的现象,引入了归一化因子对外信息进行修正,从而在保证尽量减小译码性能损失的同时实现低复杂度快速译码。基于Xilinx UltraScale+的硬件验证结果表明,分层归一化QC-Hadamard-LDPC译码器在消息长度1024、迭代次数20次条件下,可取得Eb/N0为0.4 dB时误码率10−5、信息吞吐率313 Mbps的性能,相比于传统最大后验概率译码器,译码性能损失仅0.03 dB,资源消耗减少20%。

VDE-TER信道中基于先验修正因子的Turbo码译码改进算法

甚高频数据交换系统是国际海事组织主导e-航海战略中的主要通信方式之一。其中,VDE-TER业务根据物理信道特性划分了多种业务逻辑信道。为保证VDE-TER信道传输质量前提下提升数据传输效率,本文在深入分析VDE-TER不同业务逻辑信道下Turbo编译码算法基础上,提出了一种基于先验修正因子的Max-Log-Map改进算法。该算法针对VDE-TER不同业务逻辑信道Turbo编码特性,通过仿真和实际物理信道大样本性能测试,实现了VDE-TER特定逻辑信道的最优修正因子值确定。结果表明,加入修正因子的译码算法与传统译码算法相比,性能提升0.6~0.8 dB增益,为高性能VDES产品研制奠定了理论技术基础。

基于权重学习的Turbo解码方法

文章介绍一种结合权重学习的Turbo解码器,同时集成了传统的Turbo解码方法Max-Log-MAP,和传统的Max-Log-MAP方法具有相同的复杂度。基于传统的解码方法结合神经网络计算更为精确的权重,可实现误码率更低的解码结果,和传统解码方式Max-Log-MAP进行对比,在加性高斯白噪声(Additive White Gaussian Noise,AWGN)信道上具有更好的解码效果。通过仿真结果证明,该网络的解码误码率比传统的解码方法更小。

高阶调制的软输出算法比较

介绍了常用的软输出解调算法log-MAP及其近似算法(max-log-MAP).仿真表明,在相同的Turbo码译码错误率下两者的性能差别不足0.1dB,但max-log-MAP的运算量要小得多.采用max-log-MAP解调及log-MAPTurbo译码这种组合方式可在减小硬件复杂性的同时基本还能保持最佳性能.

LTE-A系统软解调算法仿真及DSP实现

针对3GPP最新发布的LTE-A Relaease10标准,通过对两种软解调算法的仿真比较,权衡时间复杂度和算法性能,选择了一种最适合TD-LTE无线综合测试仪表的软解调算法,并通过TMS32064xDSP实现。提出了一些具体的软件优化策略和技巧,对max-log-map算法进行了大量化简。基于集成化开发环境CCS3.3,编程实现LTE-A软解调算法,运行结果验证了max-log-map算法的可行性、高效性。

基于FPGA的Turbo码译码算法实现

在分析Turbo码编译码中MAP类译码算法的基础上,重点研究了Max-Log-MAP译码算法的工程实现方法。为解决Turbo码译码器FPGA实现时的复杂性高、存储量大的问题,提出了一种基于FPGA的优化译码器结构和译码算法实现方案,有效减少了存储容量,提高了处理速度,并在Altera的EP2S90芯片上实现了10MHz速率的Turbo码译码器,通过时序仿真验证了译码结构的有效性。

新颖的低延迟并行Turbo译码方案

为了减小MAP类算法因迭代和递推计算引起的译码延迟,提出了一种新的降低延迟的并行译码方案。新方案的关键是设计新型的无冲突(CF,collision-free)交织器,在对CF准则分析之后,利用滑动窗的思想,提出了基于窗的CF交织器设计准则和一种实现方法,新CF交织器可以立即使两级SISO处理器之间传递的外信息作为彼此的先验信息用于下一次分量译码以减小译码延迟。最后仿真验证了新并行译码方案的误比特性能。

一种改进的Turbo码译码算法及其FPGA实现

为有效降低Turbo码在硬件实现时的译码复杂度并减少其存储资源消耗,将现有Turbo码译码算法中Log-MAP算法和Max-Log-MAP算法进行融合改进,提出一种适于并行计算的改进Max-Log-MAP算法,即在译码计算中间参数的过程中,只将具有多个输入变量的max*(·)运算简化为取最大值的max运算,而对具有2个输入变量的max*(·)运算进行精确计算.仿真结果表明,改进Max-Log-MAP算法的复杂度可以接近Max-LogMAP算法,而性能接近Log-MAP算法.将采用新算法的Turbo码编译码器在现场可编程门阵列(FPGA)上实现,并应用于低轨卫星通信系统(LED)中的,能在保证Turbo编译码优异性能的同时,获得较低复杂度和较低资源消耗,有利于减小卫星手持通信终端的体积,降低功耗.

几种用于Turbo码的交织器分析

将一系列常用交织器应用于 Turbo码系统 ,并分别进行了仿真计算 ,比较了采用不同交织器 Turbo码的性能 ,提出了将两个交织器结合起来构成新的交织器的方法 .由于信息位和未经交织的校验位之间时间上的相关性 ,通过采用再加一级符号交织器的办法 ,进一步减小相邻位之间的相关性 ,结果表明在

Turbo码译码器的DSP实现

Turbo码以其优越的性能在通信系统中越来越受到人们的重视。由于Turbo码译码算法的复杂性,译码器通常需占用大量的存储空间和较长的运算时间,难以满足实际系统的要求。本文在深入研究Max-Log-MAP译码算法的基础上,对该算法进行了合理优化,提出了一种基于DSP的高效的软件实现方法。基于此方法实现的Turbo码译码器具有较低的误码率和较小的译码时延,在语音通信和数据通信中具有广泛的应用前景。