MCML及其在网络课件中的应用研究

分析了定义在线课件标准的必要性和可行性 ,定义了用于教学活动中远程数学课件研制的MCML语言 ,介绍了一个基于MCML的数学在线多媒体课件系统模型并论述了其实现方案。

MCML/TG混合结构与三值T门和三值D-latch电路设计

在深入分析MCML和TG的电路特点后,提出将2种结构结合起来进行数字电路设计的思路.该混合结构主要由MCML和TG共同构成,MCML结构产生控制信号,TG进行信号的传输.并以三值T门和三值D锁存器电路为例,验证了这种设计思路的可行性.通过Hspice软件,采用TSMC 0.18μm CMOS工艺,供电电压1.8V,对所设计的电路进行仿真,分析结果表明:电路逻辑功能正确;输入输出高低电平一致,具有较好的电压兼容性;功耗保持MCML结构的优势,基本与频率无关;与传统的CMOS电路相比,取得了较大的延迟优化.

MCML结构高速低功耗加法器设计

通过分析MCML结构的设计方法,设计了高速低功耗四位并行加法器,采用TSMC0.25CMOS标准工艺完成设计。该电路工作频率达到1GHz,功耗为1.5mW,用于实现高速数字系统加法器单元。

MCML结构高速数模转换器的设计

本文基于MCML结构,采用TSMC 0.18μm 1P6M CMOS标准工艺设计方法,通过模拟仿真试验,设计出了一个8位分段式全温度计编码的高速数模转换器,该电路在采样频率为1 GHZ,输入正弦波频率为122 MHz时,SFDR达到了58.35 d B,在采样频率为2 GHZ,输入正弦波频率为244 MHz时,SFDR达到了50.21 d B。

基于MCML的高性能三值D型触发器的设计

MCML电路由于具有高速低摆幅、抗干扰能力强、在高频下比传统CMOS电路功耗更低等优点,越来越受到广泛关注.通过分析二值MCML电路的设计方法,引入与参考电压进行比较的思路,设计了一种结构简单的新型高性能三值D型触发器.采用TSMC 180nm工艺,使用HSPICE进行模拟.结果表明,所设计的触发器不仅具有正确的逻辑功能,工作频率达到10GHz,平均D-Q延时和PDP也比传统CMOS三值触发器有明显降低,且随着工作频率的上升,PDP不断下降,适合于高速和高工作频率的应用.

MCML单元电路晶体管尺寸设计

通过建立数学模型得出功耗延时积最优化时对应的MCML电路工作的电流,在matlab环境下得出晶体管大小的最优化算法,由电流和约束条件确定电流源、逻辑运算、有源负载晶体管尺寸大小。

基于MCML的鉴相器设计

论文设计了MCML反相器和带复位端的锁存器逻辑电路,基于SMIC 0.18标准CMOS工艺库,用HSpice对所设计的逻辑电路进行了仿真。用所设计的MCML逻辑单元设计了鉴相器模块,并进行了仿真。结果表明,与传统的CMOS鉴相器相比,所设计的鉴相器在1GB/s时钟信号、电源电压为1.8V的条件下功耗为1.648m W,有较小的死区和较高的精度。所设计的鉴相器可以用于高速全数字锁相环的设计。

基于MCML的大气偏振特性仿真与分析

太阳光通过大气层时会与大气粒子间发生相互作用从而产生偏振光,天空中各种不同属性的偏振光叠加,便形成了包含大气信息参数在内的各种信息的大气偏振模式分布。文章研究了太阳光散射形成的大气偏振特性,分析了基于蒙特卡洛理论的仿真方法,在实现大气偏振模式仿真的基础上,将实际检测结果与理论仿真模型进行对比分析,验证了该方法的正确性。

MOS电流模逻辑分频器设计

用参数已经优化的MCML(MOS电流模逻辑)电路设计了锁存器,对锁存器的功耗及延迟进行了仿真分析;基于该锁存器分别设计了一个二分频和四分频电路,二分频电路的最高工作频率达到7.7GHz.四分频电路采用两个二分频电路直接级联,由于无缓冲连接,不仅减小了第一级的输出节点电容,同时减小了芯片的面积.电路仿真均在SMIC 0.13μmCMOS工艺下完成.

MOS电流模逻辑加法器结构设计

为克服传统静态CMOS电路在高频工作时的缺陷,引入了MOS电流模逻辑(MOS Current Mode Logic,MCML)电路.MCML电路是一种差分对称结构逻辑电路,与传统的CMOS电路比较,在高频段工作时功耗相对较低,具有典型的高速低功耗特性.在对MCML电路的开关条件以及具有不同输入端的MCML逻辑门电路进行分析后,提出了实现MCML加法器的两种电路结构,并给出了不同结构的应用条件.仿真结果验证了电路结构设计的有效性.

具有有源下拉电路和图腾柱式输出结构的CML门电路

本文提出了一种高速低功耗、具有有源下拉电路和图腾柱式输出结构的ＣＭＬ（简称ＭＣＭＬ）门电路；详细地阐述了ＭＣＭＬ门电路的工作原理和优点；列出了电路仿真结果；并对其电路特性与ＥＣＬ和ＡＰＤ－ＥＣＬ电路进行了比较。

一种具有自适应节能的新型4/5高速双模预分频器(英文)

首次提出一种自适应节能方法用于设计4/5高速双模预分频器,它的特点是工作在除4模式时,其中一个D类触发器处于休眠状态.使用台积电混合信号0.25μm CMOS工艺,采用这一自适应节能的设计方法,设计了一个具有源极耦合结构的4/5高速双模预分频器.仿真结果证明,这一新型4/5高速双模预分频器不受休眠到工作转换状态的影响,最高工作频率保持不变.同时,流片结果表明,当这一新型高速预分频器用于实现66/67分频时,可节省高达20%以上的功耗.

高性能低功耗逻辑电路—MOS电流模逻辑

本文介绍了一种高速低功耗逻辑电路:MOS电流模逻辑电路(MCML),该电路以其独特的差分结构及恒流源偏置方式,在高频电路及数模混合电路中表现出了低电压低功耗及高抗噪的特性,可作为高频应用中新一代高性能低功耗集成电路芯片。

基于MOS电流模逻辑的4/5双模前置分频器设计

为满足高频通信的要求,文中设计了基于MOS电流模逻辑的4/5双模前置分频器。在分析MCML电路的工作原理的基础上,用已优化参数的MCML电路设计了逻辑或门与锁存器,并基于该或门与锁存器设计了4/5双模前置分频器。利用Cadence工具进行仿真,仿真结果表明,在采用SMIC 0.13μm CMOS工艺,电源电压为1.2 V,尾电流I_(ss)为50μA的条件下,该分频器最高工作频率可达到5 GHz。与同等条件下其他结构的电路相比,基于MOS电流模逻辑的4/5双模前置分频器的设计大大降低了功耗并提高了处理速度。

MOS电流模逻辑标准单元设计方法

分析了一种基于二叉判定图算法的MCML标准单元的设计方法。仿真分析采用SMIC0.18 CMOS标准工艺对电路进行晶体管级仿真。

一种片内信号间的相位检测与同步电路

提出了一种片内信号间的相位检测与同步电路。该电路通过检测信号间的相位信息,连续调整其中一个信号的延迟,从而保持信号与信号之间始终处于设定的相位同步关系。介绍了相位检测与同步电路的原理及结构,给出了每一个模块的具体电路结构并加以分析。基于SMIC 65nm CMOS工艺,采用Cadence Spectre进行仿真,结果表明,电路可产生16个固定的相位关系,工作在1~4GHz的宽频范围,在4GHz工作频率时功耗为52mW,而芯片尺寸为450μm×450μm。