高性能低功耗逻辑电路—MOS电流模逻辑

本文介绍了一种高速低功耗逻辑电路:MOS电流模逻辑电路(MCML),该电路以其独特的差分结构及恒流源偏置方式,在高频电路及数模混合电路中表现出了低电压低功耗及高抗噪的特性,可作为高频应用中新一代高性能低功耗集成电路芯片。

MOS电流模逻辑电路的设计方法和流程

本文主要介绍了MOS电流模逻辑电路的特点与整个设计流程中主要的要点和方法,以便今后在设计过程中引起人们对于MOS晶体管使用的重视。

MOS电流模逻辑标准单元设计方法

分析了一种基于二叉判定图算法的MCML标准单元的设计方法。仿真分析采用SMIC0.18 CMOS标准工艺对电路进行晶体管级仿真。

MCML/TG混合结构与三值T门和三值D-latch电路设计

在深入分析MCML和TG的电路特点后,提出将2种结构结合起来进行数字电路设计的思路.该混合结构主要由MCML和TG共同构成,MCML结构产生控制信号,TG进行信号的传输.并以三值T门和三值D锁存器电路为例,验证了这种设计思路的可行性.通过Hspice软件,采用TSMC 0.18μm CMOS工艺,供电电压1.8V,对所设计的电路进行仿真,分析结果表明:电路逻辑功能正确;输入输出高低电平一致,具有较好的电压兼容性;功耗保持MCML结构的优势,基本与频率无关;与传统的CMOS电路相比,取得了较大的延迟优化.

采用MCML的高速低功耗复接器的设计

复接器是现代光纤通信系统中将多路低速信号合并成一路高速信号从而实现高速数据传输的关键器件。考虑到低功耗和高速度的要求,可以将MOS电流模逻辑(MCML)电路结构用到复接器电路中。文中给出了利用MCML电路设计串行、并行和树型三种常用结构的4:1复接器(MUX)的设计和仿真方法。通过SMIC0.25 μmCMOS工艺对其进行的仿真结果表明,该设计可以在毫瓦级功耗下实现最高为4Gb/s的数据速率。

一种片内信号间的相位检测与同步电路

提出了一种片内信号间的相位检测与同步电路。该电路通过检测信号间的相位信息,连续调整其中一个信号的延迟,从而保持信号与信号之间始终处于设定的相位同步关系。介绍了相位检测与同步电路的原理及结构,给出了每一个模块的具体电路结构并加以分析。基于SMIC 65nm CMOS工艺,采用Cadence Spectre进行仿真,结果表明,电路可产生16个固定的相位关系,工作在1~4GHz的宽频范围,在4GHz工作频率时功耗为52mW,而芯片尺寸为450μm×450μm。