超薄体MOSFET的结构优化(英文)

对 U TB器件的各结构参数进行了优化 ,给出了 UTB器件设计的指导方向 .在 U TB器件的设计中 ,有三个重要参数 ,即器件的源漏提升高度、锗硅栅 (Gex Si1 - x)中 Ge含量的摩尔百分比和硅膜的厚度 ,并对这三个结构参数对器件性能的影响进行了模拟分析 ,给出了器件各结构参数的优化方向 ,找出了可行 Ge含量的摩尔百分比和可行硅膜厚度之间的设计容区 .通过模拟分析发现 ,只要合理选择器件的结构参数 ,就能得到性能优良的 U

考虑源漏隧穿的DG MOSFET弹道输运及其模拟

在经典弹道输运模型中引入源漏隧穿 (S/ D tunneling) ,采用 WKB方法计算载流子源漏隧穿几率 ,对薄硅层(硅层厚度为 1nm) DG(dual gate) MOSFETs的器件特性进行了模拟 .模拟结果表明当沟道长度为 10 nm时 ,源漏隧穿电流在关态电流中占 2 5 % ,在开态电流中占 5 % .随着沟道长度进一步减小 ,源漏隧穿比例进一步增大 .因此 ,模拟必须包括源漏隧穿 .

全耗尽SOI器件源/漏区抬升结构的形成（英文）

介绍了在全耗尽绝缘体上硅(FDSOI)结构上,通过在SOI表面外延生长形成金属氧化物半导体场效应晶体管(MOSFET)源/漏区抬升结构的方法。研究了不同的工艺参数对外延生长的影响,从而在合适的掺杂浓度下得到均匀的外延生长形貌。提出了两种新的途径来控制SOI的厚度:采用一种新的方法生长垫氧层,以及在源漏区外延生长前,在衬底外延生长硅薄膜层,从而补偿工艺导致的SOI损耗。这两种新的方法使SOI厚度增加了约5 nm。工艺优化后的FDSOI器件沟道厚度约为6 nm,源漏外延层厚度为20~30 nm。最后,阐述了外延成分对器件电学性能的影响。

一种直接提取噪声温度参数的方法

本文基于二端口网络噪声理论和噪声关联矩阵给出了一种可以用于MOSFET′s的噪声温度参数 (Td ,Tg)的直接提取方法 .该方法给出了噪声温度参数的显式表达式因而简洁易用 ,并从噪声温度参数的显式表达式分析了影响噪声温度提取精度的主要因素 .同时由于此方法在参数提取时不依赖于源端阻抗的选择 ,理论上有助于提高参数提取的精度 .本文方法得到的噪声温度参数和其他方法得到的结果有很好的一致性 .

新型金属源/漏工程新进展

当MOSFET器件的栅长缩小到纳米尺度以后,金属源/漏(S/D)结构具有一系列的优点:原子级突变结能够抑制短沟道效应(SCE),低S/D串联电阻和接触电阻,S/D形成的低温工艺适宜集成高k栅介质、金属栅和应变硅等新材料,使之成为掺杂硅S/D结构最有希望的替代者。文章主要介绍形成低肖特基势垒高度(SBH,Schottky Barrier Height)结材料的选择,以及采用杂质分凝、界面工程和应变工程等肖特基势垒调节技术的主要制备工艺和势垒调节机理。