一种图像缩放的硬件加速电路

“深度学习算法”已经广泛应用于图像识别领域,深度学习需要做大量的数据传输和卷积运算,对速度和数据带宽的要求极高。本文的项目背景是用现场可编程门阵列(FPGA)方案实现基于多任务卷积神经网络(MTCNN)的人脸识别算法,图像缩放是MTCNN算法中的一个步骤,图像通常缓存在双倍速率同步动态随机存储器(DDR)中,对图像数据的处理受DDR带宽的限制,如果采用普通的算法势必导致图像缩放耗时较长,影响整个深度学习的效率。本文以该项目中DDR的16字节位宽数据传输为例,阐述了采用“位置查表法加特殊桶形移位器”的硬件算法实现数据输入输出的并行流水操作,经过测试本算法的速度是常规算法的6倍左右。