农田环境下无人机图像并行拼接识别算法

为改善在农田环境下无人机图像计算速度和效率,该研究提出了一种农田环境下无人机图像并行拼接识别算法。利用倒二叉树并行拼接识别算法,通过提取图像拼接中的变换矩阵,实现拼接识别同时进行。根据边缘设备的CPU核心数和图像数量自动将图像拼接识别任务划分为多个子进程,并分配到不同核心上执行,以提高在农田环境下的计算效率。试验结果表明:相同试验环境和数据集条件下,倒二叉树并行拼接算法的拼接耗时相较于其他算法平均减少了60%~90%左右;在农田环境下,倒二叉树并行拼接识别相较于串行拼接识别的耗时减少了70%,图像识别的平均像素交并比提升了10.17个百分点,说明在农田环境下采用多线程倒二叉树并行算法可以更好地利用农田环境下边缘设备的计算资源,大幅提升无人机图像的拼接和识别的速度,为无人机的快速实时监测提供技术支撑。

面向多核CPU与GPU平台的图处理系统关键技术综述

图计算作为分析与挖掘关联关系的一种关键技术,已在智慧医疗、社交网络分析、金融反欺诈、地图道路规划、计算科学等领域广泛应用.当前,通用CPU与GPU架构的并行结构、访存结构、互连结构及同步机制的不断发展,使得多核CPU与GPU成为图处理加速的常用平台.但由于图处理具有处理数据规模大、数据依赖复杂、访存计算比高等特性,加之现实应用场景下的图数据分布不规则且图中的顶点与边呈现动态变化,给图处理的性能提升和高可扩展性带来严峻挑战.为应对上述挑战,大量基于多核CPU与GPU平台的图处理系统被提出,并在该领域取得显著成果.为了让读者了解多核CPU与GPU平台上图处理优化相关技术的演化,首先剖析了图数据、图算法、图应用特性,并阐明图处理所面临的挑战.然后分类梳理了当前已有的基于多核CPU与GPU平台的图处理系统,并从加速图处理设计的角度,详细、系统地总结了关键优化技术,包括图数据预处理、访存优化、计算加速和数据通信优化等.最后对已有先进图处理系统的性能、可扩展性等进行分析,并从不同角度对图处理未来发展趋势进行展望,希望对从事图处理系统研究的学者有一定的启发.

基于国产ARM架构CPU的导航卫星精密定轨解算效率优化方法

以国产飞腾CPU为例,讨论在国产ARM架构CPU基础上的导航卫星精密定轨解算效率优化方法。基于导航卫星精密定轨解算流程中钟差约化和法方程求逆耗时较多,分别利用多线程和OpenBlas对上述2个过程进行优化。结果表明,优化后解算效率大幅提升。钟差约化方面,采用100个测站32颗导航卫星进行解算时,原始单历元平均耗时1.105 s,优化后为0.188 s;法方程求逆方面,原始求逆平均耗时2 264 s,优化后仅需78 s。

CPU环境下多传感器数据融合的机器人3D目标检测方法

实时、准确的3D目标检测算法能提供目标的位置和形态信息,为移动机器人实现高效导航、有效避障等各项任务提供保障。现有的3D目标检测算法对硬件设备运算能力的依赖较为严重,为了在确保检测精度的同时降低方法对硬件设备的要求,提出一种能部署在移动机器人CPU环境下的多传感器融合3D目标检测方法。方法结合了2D目标检测和点云聚类技术,利用2D目标检测技术从图像中获取目标的检测信息,根据相机与雷达的空间映射关系对检测框内的点云进行分割,并对分割后的点云进行聚类和信息提取,从而实现3D目标的检测和定位功能。通过与经典的多传感器3D目标检测算法MVX-Net的对比,该算法有更优的检测精度,同时具有更小的计算复杂度。此外,该方法在实际移动机器人CPU设备的边缘终端上进行部署分析,算法的处理速度达到0.069s/帧,满足10Hz激光雷达频率的需求。

一种遥测智能终端设备双CPU架构系统软件升级的方案研究

针对双CPU架构的遥测智能终端设备提出了一种基于Inotify机制与NFS文件系统的系统软件升级方案。Inotify是Linux操作系统中一种实时监控文件系统变化的机制,NFS(Network File System)文件系统是一种网络文件系统,允许用户在不同的计算机或者各节点之间共享文件和存储资源。详细介绍了该方案的设计和实现,并对方案的性能进行了分析和评估。实验结果表明,该方案具有较高的实时性和可靠性,可有效提高遥测智能终端设备多CPU架构的升级效率。

多源冗余容错导航计算系统的设计与实现

常规无人机在余度配置传感器的信号处理、余度管理、故障检测与隔离等环节占用飞控计算机过多运算资源,增加了飞控计算机的整体负荷,致使全系统可靠性降低;与此同时,传统的传感器余度配置方案和导航计算机余度设计在工程中存在方案不完备和实时性较差等局限性。鉴于此,提出一种多源冗余容错导航计算系统的解决方案,给出系统的软硬件设计方法,并基于非相似余度技术设计多源冗余传感器硬件和软件滤波算法,采用双CPU+FPGA的架构设计多源冗余容错导航计算机硬件平台以及模块化软件架构,实现了系统的软硬件的开发。经过实际测试和试验,验证了系统具有通信速率快、可靠性高和稳定性好等特点,满足了高可靠性飞控系统对新型组合惯导的需求。

“计算机组成原理”课程实践教学改革探索

“计算机组成原理”课程复杂且抽象,为教师的实践教学带来了极大的挑战。对此,文章采用Logisim软件对“计算机组成原理”课程进行了实践设计,以单周期CPU设计为例,通过MIPS指令译码器、指令存储器及运算器设计阐述了Logisim软件设计单周期CPU设计过程,同时利用Logisim软件对指令存储器、运算器与总体结构进行了设计,整个实验逻辑性与实践性强,能很好地解决“计算机组成原理”课程的实践难点,不仅有助于学生更熟练地掌握计算机硬件设计方法,还能激发其学习主动性。

基于CPU+GPU混合架构的雷达信号处理方法

针对雷达系统复杂化趋势,提出了基于CPU+GPU混合架构的信号处理方法。依据运算复杂度进行任务的细粒度划分,将复杂处理任务解耦为逻辑处理和运算处理两部分,并映射到CPU+GPU核心进行处理。根据雷达信号处理的拆解包、脉冲压缩、相参积累、目标检测、目标检测后处理及解模糊过程,将对应处理映射到CPU+GPU核心以提高加速比。实验结果表明,相比多核DSP信号处理方法,该方法具有更好的性能。

基于多核CPU的DVB-RCS2并行Turbo译码方法

DVB-RCS2在卫星广播、海事卫星通信、军事卫星通信等领域有着广泛应用,而无论是通信还是军事侦察都需要大吞吐量高速译码。多核CPU算力不断提升以及软件无线电SDR平台的广泛应用,使得基于多核CPU的并行译码成为一种灵活高效的应用方式。为了满足其中双二元Turbo码大吞吐量软件译码的需求,提出了一种基于多核CPU的高速并行软件译码方案。首先对比分析了双二元Turbo码与传统二进制Turbo码的计算复杂度;然后重点对并行计算过程中的内存占用和采用8比特位宽整型数据时的输入量化方法进行了分析和优化,设计了基于多核CPU并行译码的实现方案;最后在Intel 12核CPU上使用SSE并行指令集实现了大于169 Mbps的译码吞吐率,且纠错性能较浮点运算损失小于0.1 dB。通过与现有GPU译码方案对比,说明了所提方案在译码效率和能耗方面的优势,其在高速卫星接收机中具有极高的应用价值。

面向未来运载火箭的新一代综合电子平台设计与研究

为满足运载火箭电气系统中智能控制、任务迁移与恢复、大数据量实时通信等需求,对多核处理器与SoPC协同控制架构、接口模块分类与设计、实时分区操作系统及双通道星型冗余拓扑等关键技术进行研究,提出了一种基于实时分区操作系统的综合电子平台方案并进行工程实现。通过演示验证试验,对综合电子平台中的功能模块、总线拓扑与通信、任务隔离、迁移与恢复等功能进行验证。目前该方案已应用于运载火箭综合电子产品中,为后续技术的深入研究与优化奠定了基础。

适用于智能制造的“多CPU关联协调”技术

中国制造业技术几十年来一直受国外单CPU的PLC等控制系统所制约,鲜少走出自主知识产权原创技术道路。文章建议中国制造业采用自主的8字符“多CPU关联协调”技术道路,用自主开发多CPU控制系统解决制造工艺中多参数关联、协调的本原控制问题。

多层多孔金属泡沫填充的水基散热器冷却CPU:基于热液和熵产分析角度

本研究利用多层多孔金属泡沫从热液和熵产分析角度来改善散热器的性能,并采用计算流体力学方法进行数值模拟,将结果与单层金属泡沫和无金属泡沫情况进行了比较。对于多层泡沫,考虑了两种模式:层间渗透率随着CPU距离的增加而逐渐增加或减少。结果表明,当泡沫层渗透率随着CPU距离的增加而逐渐减少时,散热器的温度分布均匀性最好,热阻最低,对流系数最高,热液综合性能最好;当泡沫层渗透率随着CPU距离的增加而逐渐增加时,多层泡沫的摩擦熵最低,热熵最高,总熵产率最低。与不含金属泡沫的散热器相比,摩擦熵、热熵和总熵产率分别降低了64.51%~73.02%、42.80%~220.34%和19.68%~62.36%。

面向多核CPU多GPU的节点内并行混合绘制模型

分布式并行绘制集群节点可以配置多核CPU和多个GPU构建节点内多CPU多GPU系统。现有的节点内并行绘制模型既没有充分发挥多核CPU的强大计算能力，还将绘制、读回和合成阶段串行耦合在一起导致了大量的GPU闲置停顿，严重影响了节点内并行绘制性能。提出了一种节点内高效的并行绘制模型，通过软件绘制与硬件绘制相结合的方法将硬件绘制与图像合成分离，同时利用DMA异步传输机制，构建了节点内绘制、读回和合成三段并行绘制流水线。与现有节点内并行绘制模型相比，并行混合绘制模型不但降低GPU资源闲置率，而且提高了CPU资源使用率。理论分析与实验表明相同应用采用并行混合绘制模型的性能可以达到现有模型的3-4倍，并且具有更好的数据扩展性、性能扩展性。

多核多线程技术综述

分析了多核CPU和操作系统、并行计算以及多线程设计与开发之间的关系,结合一个新的性能评估算法,从线程并行数量、数据竞争、锁竞争、线程安全、数据传输、存储一致性等方面,详细分析了多核多线程开发中开发技术和存在的问题,并给出了对应的措施,最后简要论述和分析了多核多线程技术的发展趋势。

智能火灾报警控制系统设计与实现

给出了一种智能火灾报警控制系统的设计方法、系统软硬件的组成和实现。系统设计中采用多ＣＰＵ 的并行处理方式和智能数据处理方法，实现了系统的实时、准确报警和可靠的联动控制。工程实践表明，系统可靠性高、灵活性强、人机界面友好。

多CPU结构综合保护装置内部通信的实现

多CPU形式的硬件结构被广泛采用于新型综合保护装置中 ,其主要问题是如何简单、可靠地实现装置内部模块之间的数据传递。介绍了综合微机保护装置TH2 1 4采用当前流行的MOD BUS通信协议实现装置内部通信的方法。该方法在保留MODBUS协议可靠性的同时 ,根据保护装置数据类型和数据传递特点 ,对其报文格式和通信方式加以简化和改进 ,使通信过程和调试方法简单易行 ,且经过简单改进和扩展就可应用到绝大多数综合自动化设备中 ,具有很好的实用价值。

基于并行结构的Gabor小波神经网络算法及应用

给出了一种基于并行结构的Gabor小波神经网络算法。根据多CPU系统的并行结构和神经网络本身并行性的特点,设计了用于图象目标识别的Gabor小波神经网络算法,算法的输入层包括Gabor小波尺度、平移和频率调制参数的运算;隐层是在并行CPU中实现神经网络算法及优化;输出层是Gabor小波神经网络的分类结果。对4类飞机图像目标进行了仿真实验,识别率达到98%以上,识别时间为40 ms。

基于共享内存的多核时代数据结构研究

随着计算机硬件技术的发展,如今我们已经迈入了多核CPU时代.然而,作为软件核心的数据结构仍然是按照单核CPU和顺序型准则来设计的.在基于共享内存的多核时代,大量并发运行的线程会交替地修改数据,产生不可预期的结果,因而我们面临着严峻挑战.针对基于共享内存多核时代数据结构的相关研究进行综述.首先,对比了并发与并行的区别,归纳了基于演进条件(progress condition)的多核数据结构分类,对近年来学术界对各种类型并发数据结构的研究进行综述.在此基础上,剖析了并发数据结构设计和实现的关键技术,并从并发数据结构的开发流程、正确性验证等方面进行了归纳阐述.最后,基于这些讨论,对多核架构下并发数据结构未来的研究趋势和应用前景进行了展望.

多核CPU环境下的并行遗传算法的研究

多核CPU已经成为当前CPU市场上的主流产品,设计适应多核CPU环境的算法与软件势在必行。遗传算法是一种具有很强通用性的全局搜索方法,也是一种计算量大、极耗计算资源的算法,其传统的串行计算形式并不能充分利用多核的计算资源,将其设计为适应多核CPU环境的并行计算形式,具有重要的现实意义。将遗传算法的基本操作设计成并行执行形式,并利用OpenMP将其线程化,从而对不同规模的TSP问题的求解结果来看,加速比与计算效率随着规模的增大而提高。

基于多进程的电力系统频域特征值并行搜索算法

对大规模电力系统进行小干扰稳定分析时,特别是在线动态安全预警系统中,由于系统线性化矩阵的规模庞大,求解特征值的串行算法难以满足计算速度的要求。近年来,多核CPU技术发展迅速,充分利用多核CPU的计算机硬件资源,采用并行计算技术是大幅提高小干扰稳定计算速度的有效途径。提出了基于多进程的电力系统频域特征值并行搜索算法,并应用于国内广泛使用的电力系统小干扰稳定性分析程序(PSD-SSAP)中。该算法具有计算准确、实现简单、并行计算效率高等优点。实际大规模电力系统的算例测试和分析验证了该算法的正确性和有效性。