基于QCA的五输入Majority门设计及应用

Majority门作为多数逻辑电路的基本逻辑单元,其性能直接影响整体电路的质量.使用量子元胞自动机(QCA)设计Majority门具有结构简单的优点.本文提出了一种三层电路实现五输入Majority门的设计,并以此设计了全加器,进一步应用于多位加法器和乘法器中,与已发表的电路设计比较表明,其版图使用面积和元胞数有明显的减少,加法器元胞数和面积改进最高可达43%和87. 2%,乘法器元胞数和面积改进最高可达48. 2%和100%.

基于CNFET的三输入Majority门电路设计

Majority(MAJ)运算和反相(INV)运算组成完备集,数字逻辑电路可以用基于"MAJ/INV"的MI(Majority-Inverter)逻辑来实现。三输入MAJ门是MI逻辑电路的一种基本门电路单元。本文设计了一种基于碳纳米管场效应晶体管(Carbon Nanotube Field Effect Transistor,CNFET)的三输入MAJ门电路,并用所设计的MAJ门实现三个多输入组合逻辑电路。实验结果表明,在采用相同的器件和工艺的条件下,与现有的设计相比,所设计的MAJ门在功耗和功耗延时积上的改进最高分别达到32.5%和45.3%。

基于Majority逻辑门映射的电路面积优化

提出了一种采用三输入Majority逻辑门(M门)和反相器实现电路逻辑功能的电路面积优化算法.该算法首先用动态规划策略完成电路的AIG(And-Inverter Graph)切割,然后通过搜索适合M门覆盖的AIG子结构以及与门和M门之间的等效替代,将AIG转换为适合M门映射的MIG(Majority-Inverter Graph),最后用Ω法则和Ψ法则对MIG进行简化,得到节点数更少的MIG,从而实现基于M门映射的电路面积优化.优化算法用C语言实现,并用MCNC电路测试.结果表明,相比于逻辑综合工具ABC的结果,用M门映射后电路面积可得到平均约12%左右的优化.